Home
last modified time | relevance | path

Searched refs:regCNVC_CFG0_PRE_CSC_B_C31_C32_BASE_IDX (Results 1 – 6 of 6) sorted by relevance

/linux-6.1.9/drivers/gpu/drm/amd/include/asic_reg/dcn/
Ddcn_3_1_2_offset.h3738 #define regCNVC_CFG0_PRE_CSC_B_C31_C32_BASE_IDX … macro
Ddcn_3_1_4_offset.h4651 #define regCNVC_CFG0_PRE_CSC_B_C31_C32_BASE_IDX … macro
Ddcn_3_1_5_offset.h3497 #define regCNVC_CFG0_PRE_CSC_B_C31_C32_BASE_IDX … macro
Ddcn_3_2_0_offset.h3264 #define regCNVC_CFG0_PRE_CSC_B_C31_C32_BASE_IDX … macro
Ddcn_3_2_1_offset.h3263 #define regCNVC_CFG0_PRE_CSC_B_C31_C32_BASE_IDX … macro
Ddcn_3_1_6_offset.h3958 #define regCNVC_CFG0_PRE_CSC_B_C31_C32_BASE_IDX … macro