Searched refs:SPRN_L1CSR0 (Results 1 – 4 of 4) sorted by relevance
31 mfspr r0, SPRN_L1CSR037 mtspr SPRN_L1CSR0, r0 /* Disable */41 mtspr SPRN_L1CSR0, r0 /* Invalidate */43 1: mfspr r0, SPRN_L1CSR050 mtspr SPRN_L1CSR0, r0 /* Enable */
300 mfspr r3,SPRN_L1CSR0303 mtspr SPRN_L1CSR0,r3
109 case SPRN_L1CSR0: in kvmppc_core_emulate_mtspr()181 case SPRN_L1CSR0: in kvmppc_core_emulate_mfspr()
143 #define SPRN_L1CSR0 0x3F2 /* L1 Cache Control and Status Register 0 */ macro