Home
last modified time | relevance | path

Searched refs:MAX_PCIE_CONF (Results 1 – 8 of 8) sorted by relevance

/linux-6.1.9/drivers/gpu/drm/amd/pm/swsmu/smu11/
Darcturus_ppt.h31 #define MAX_PCIE_CONF 2 macro
54 uint8_t pcie_gen[MAX_PCIE_CONF];
55 uint8_t pcie_lane[MAX_PCIE_CONF];
56 uint32_t lclk[MAX_PCIE_CONF];
Dnavi10_ppt.c2380 for (i = 0; i < MAX_PCIE_CONF; i++) { in navi10_update_pcie_parameters()
Dsienna_cichlid_ppt.c2084 for (i = 0; i < MAX_PCIE_CONF; i++) { in sienna_cichlid_update_pcie_parameters()
/linux-6.1.9/drivers/gpu/drm/amd/pm/swsmu/inc/
Dsmu_v13_0.h58 #define MAX_PCIE_CONF 3 macro
87 uint8_t pcie_gen[MAX_PCIE_CONF];
88 uint8_t pcie_lane[MAX_PCIE_CONF];
89 uint16_t clk_freq[MAX_PCIE_CONF];
Dsmu_v11_0.h57 #define MAX_PCIE_CONF 2 macro
99 uint8_t pcie_gen[MAX_PCIE_CONF];
100 uint8_t pcie_lane[MAX_PCIE_CONF];
/linux-6.1.9/drivers/gpu/drm/amd/pm/powerplay/hwmgr/
Dvega10_hwmgr.h123 #define MAX_PCIE_CONF 2 macro
141 uint8_t pcie_gen[MAX_PCIE_CONF];
142 uint8_t pcie_lane[MAX_PCIE_CONF];
143 uint32_t lclk[MAX_PCIE_CONF];
Dvega12_hwmgr.h97 #define MAX_PCIE_CONF 2 macro
120 uint8_t pcie_gen[MAX_PCIE_CONF];
121 uint8_t pcie_lane[MAX_PCIE_CONF];
122 uint32_t lclk[MAX_PCIE_CONF];
Dvega20_hwmgr.h140 #define MAX_PCIE_CONF 2 macro
172 uint8_t pcie_gen[MAX_PCIE_CONF];
173 uint8_t pcie_lane[MAX_PCIE_CONF];
174 uint32_t lclk[MAX_PCIE_CONF];