Home
last modified time | relevance | path

Searched refs:SEQ04__SEQ_ODDEVEN__SHIFT (Results 1 – 16 of 16) sorted by relevance

/linux-5.19.10/drivers/gpu/drm/amd/include/asic_reg/dce/
Ddce_6_0_sh_mask.h8776 #define SEQ04__SEQ_ODDEVEN__SHIFT 0x00000002 macro
Ddce_8_0_sh_mask.h10696 #define SEQ04__SEQ_ODDEVEN__SHIFT 0x2 macro
Ddce_10_0_sh_mask.h11080 #define SEQ04__SEQ_ODDEVEN__SHIFT 0x2 macro
Ddce_11_0_sh_mask.h10892 #define SEQ04__SEQ_ODDEVEN__SHIFT 0x2 macro
Ddce_11_2_sh_mask.h12146 #define SEQ04__SEQ_ODDEVEN__SHIFT 0x2 macro
Ddce_12_0_sh_mask.h64502 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
/linux-5.19.10/drivers/gpu/drm/amd/include/asic_reg/dcn/
Ddcn_3_0_3_sh_mask.h27221 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_1_0_sh_mask.h46163 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_2_1_0_sh_mask.h48527 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_3_0_1_sh_mask.h45248 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_3_1_2_sh_mask.h52648 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_3_1_5_sh_mask.h51730 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_3_0_2_sh_mask.h54265 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_3_1_6_sh_mask.h54462 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_2_0_0_sh_mask.h59774 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro
Ddcn_3_0_0_sh_mask.h62840 #define SEQ04__SEQ_ODDEVEN__SHIFT … macro