Searched refs:IMX_AUDMUX_V2_PDCR_RXDSEL (Results 1 – 25 of 28) sorted by relevance
12
175 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port) in eukrea_tlv320_probe()179 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port) in eukrea_tlv320_probe()
118 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port)); in imx_es8328_probe()125 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port)); in imx_es8328_probe()
85 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port)); in imx_sgtl5000_probe()92 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port)); in imx_sgtl5000_probe()
418 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port); in fsl_asoc_card_audmux_init()429 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port)); in fsl_asoc_card_audmux_init()437 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port); in fsl_asoc_card_audmux_init()448 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port)); in fsl_asoc_card_audmux_init()
108 IMX_AUDMUX_V2_PTCR_TCLKDIR IMX_AUDMUX_V2_PDCR_RXDSEL(2)115 IMX_AUDMUX_V2_PTCR_SYN IMX_AUDMUX_V2_PDCR_RXDSEL(0)
86 IMX_AUDMUX_V2_PDCR_RXDSEL(4)94 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
189 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT3)197 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT1_SSI0)209 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT4)217 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT2_SSI1)
146 IMX_AUDMUX_V2_PDCR_RXDSEL(2)154 IMX_AUDMUX_V2_PDCR_RXDSEL(0)
120 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT4)128 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT1_SSI0)
129 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT4)137 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT1_SSI0)
50 IMX_AUDMUX_V2_PDCR_RXDSEL(2)58 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
135 IMX_AUDMUX_V2_PTCR_TCLKDIR IMX_AUDMUX_V2_PDCR_RXDSEL(2)142 IMX_AUDMUX_V2_PTCR_SYN IMX_AUDMUX_V2_PDCR_RXDSEL(0)
158 IMX_AUDMUX_V2_PDCR_RXDSEL(4)166 IMX_AUDMUX_V2_PDCR_RXDSEL(0)
859 IMX_AUDMUX_V2_PDCR_RXDSEL(2)867 IMX_AUDMUX_V2_PDCR_RXDSEL(0)879 IMX_AUDMUX_V2_PDCR_RXDSEL(4)887 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
140 IMX_AUDMUX_V2_PDCR_RXDSEL(MX31_AUDMUX_PORT3_SSI_PINS_3)148 IMX_AUDMUX_V2_PDCR_RXDSEL(MX31_AUDMUX_PORT1_SSI0)
174 IMX_AUDMUX_V2_PTCR_TCLKDIR IMX_AUDMUX_V2_PDCR_RXDSEL(2)181 IMX_AUDMUX_V2_PTCR_SYN IMX_AUDMUX_V2_PDCR_RXDSEL(0)
315 IMX_AUDMUX_V2_PTCR_TCLKDIR IMX_AUDMUX_V2_PDCR_RXDSEL(2)322 IMX_AUDMUX_V2_PTCR_SYN IMX_AUDMUX_V2_PDCR_RXDSEL(0)
59 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT6)67 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT1_SSI0)
178 IMX_AUDMUX_V2_PTCR_TCLKDIR IMX_AUDMUX_V2_PDCR_RXDSEL(2)185 IMX_AUDMUX_V2_PTCR_SYN IMX_AUDMUX_V2_PDCR_RXDSEL(0)
151 IMX_AUDMUX_V2_PDCR_RXDSEL(3)164 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
158 IMX_AUDMUX_V2_PDCR_RXDSEL(5)173 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
190 IMX_AUDMUX_V2_PDCR_RXDSEL(4)198 IMX_AUDMUX_V2_PDCR_RXDSEL(0)
182 IMX_AUDMUX_V2_PDCR_RXDSEL(4)190 IMX_AUDMUX_V2_PDCR_RXDSEL(0)>;
270 IMX_AUDMUX_V2_PTCR_TCLKDIR IMX_AUDMUX_V2_PDCR_RXDSEL(2)277 IMX_AUDMUX_V2_PTCR_SYN IMX_AUDMUX_V2_PDCR_RXDSEL(0)
59 #define IMX_AUDMUX_V2_PDCR_RXDSEL(x) (((x) & 0x7) << 13) macro