Lines Matching refs:PORT_BASE
112 #define PORT_BASE (0x800) macro
114 #define PHY_CFG (PORT_BASE + 0x0)
119 #define PROG_PHY_LINK_RATE (PORT_BASE + 0xc)
126 #define PHY_CTRL (PORT_BASE + 0x14)
129 #define PHY_RATE_NEGO (PORT_BASE + 0x30)
130 #define PHY_PCN (PORT_BASE + 0x44)
131 #define SL_TOUT_CFG (PORT_BASE + 0x8c)
132 #define SL_CONTROL (PORT_BASE + 0x94)
135 #define TX_ID_DWORD0 (PORT_BASE + 0x9c)
136 #define TX_ID_DWORD1 (PORT_BASE + 0xa0)
137 #define TX_ID_DWORD2 (PORT_BASE + 0xa4)
138 #define TX_ID_DWORD3 (PORT_BASE + 0xa8)
139 #define TX_ID_DWORD4 (PORT_BASE + 0xaC)
140 #define TX_ID_DWORD5 (PORT_BASE + 0xb0)
141 #define TX_ID_DWORD6 (PORT_BASE + 0xb4)
142 #define RX_IDAF_DWORD0 (PORT_BASE + 0xc4)
143 #define RX_IDAF_DWORD1 (PORT_BASE + 0xc8)
144 #define RX_IDAF_DWORD2 (PORT_BASE + 0xcc)
145 #define RX_IDAF_DWORD3 (PORT_BASE + 0xd0)
146 #define RX_IDAF_DWORD4 (PORT_BASE + 0xd4)
147 #define RX_IDAF_DWORD5 (PORT_BASE + 0xd8)
148 #define RX_IDAF_DWORD6 (PORT_BASE + 0xdc)
149 #define RXOP_CHECK_CFG_H (PORT_BASE + 0xfc)
150 #define DONE_RECEIVED_TIME (PORT_BASE + 0x12c)
151 #define CON_CFG_DRIVER (PORT_BASE + 0x130)
152 #define PHY_CONFIG2 (PORT_BASE + 0x1a8)
157 #define CHL_INT0 (PORT_BASE + 0x1b0)
172 #define CHL_INT1 (PORT_BASE + 0x1b4)
173 #define CHL_INT2 (PORT_BASE + 0x1b8)
178 #define CHL_INT0_MSK (PORT_BASE + 0x1bc)
181 #define CHL_INT1_MSK (PORT_BASE + 0x1c0)
182 #define CHL_INT2_MSK (PORT_BASE + 0x1c4)
183 #define CHL_INT_COAL_EN (PORT_BASE + 0x1d0)
184 #define DMA_TX_STATUS (PORT_BASE + 0x2d0)
187 #define DMA_RX_STATUS (PORT_BASE + 0x2e8)