Lines Matching defs:rxdma_regs
461 struct rxdma_regs { /* Location: */ struct
462 u32 csr; /* 0x2000 */
463 u32 dma_wb_base_lo; /* 0x2004 */
464 u32 dma_wb_base_hi; /* 0x2008 */
465 u32 num_pkt_done; /* 0x200C */
466 u32 max_pkt_time; /* 0x2010 */
467 u32 rxq_rd_addr; /* 0x2014 */
468 u32 rxq_rd_addr_ext; /* 0x2018 */
469 u32 rxq_wr_addr; /* 0x201C */
470 u32 psr_base_lo; /* 0x2020 */
471 u32 psr_base_hi; /* 0x2024 */
472 u32 psr_num_des; /* 0x2028 */
473 u32 psr_avail_offset; /* 0x202C */
474 u32 psr_full_offset; /* 0x2030 */
475 u32 psr_access_index; /* 0x2034 */
476 u32 psr_min_des; /* 0x2038 */
477 u32 fbr0_base_lo; /* 0x203C */
478 u32 fbr0_base_hi; /* 0x2040 */
479 u32 fbr0_num_des; /* 0x2044 */
480 u32 fbr0_avail_offset; /* 0x2048 */
481 u32 fbr0_full_offset; /* 0x204C */
482 u32 fbr0_rd_index; /* 0x2050 */
483 u32 fbr0_min_des; /* 0x2054 */
484 u32 fbr1_base_lo; /* 0x2058 */
485 u32 fbr1_base_hi; /* 0x205C */
486 u32 fbr1_num_des; /* 0x2060 */
487 u32 fbr1_avail_offset; /* 0x2064 */
488 u32 fbr1_full_offset; /* 0x2068 */
489 u32 fbr1_rd_index; /* 0x206C */
490 u32 fbr1_min_des; /* 0x2070 */