Lines Matching refs:CM
400 SRI_ARR(CM_DEALPHA, CM, id), SRI_ARR(CM_MEM_PWR_STATUS, CM, id), \
401 SRI_ARR(CM_BIAS_CR_R, CM, id), SRI_ARR(CM_BIAS_Y_G_CB_B, CM, id), \
402 SRI_ARR(PRE_DEGAM, CNVC_CFG, id), SRI_ARR(CM_GAMCOR_CONTROL, CM, id), \
403 SRI_ARR(CM_GAMCOR_LUT_CONTROL, CM, id), \
404 SRI_ARR(CM_GAMCOR_LUT_INDEX, CM, id), \
405 SRI_ARR(CM_GAMCOR_LUT_INDEX, CM, id), \
406 SRI_ARR(CM_GAMCOR_LUT_DATA, CM, id), \
407 SRI_ARR(CM_GAMCOR_RAMB_START_CNTL_B, CM, id), \
408 SRI_ARR(CM_GAMCOR_RAMB_START_CNTL_G, CM, id), \
409 SRI_ARR(CM_GAMCOR_RAMB_START_CNTL_R, CM, id), \
410 SRI_ARR(CM_GAMCOR_RAMB_START_SLOPE_CNTL_B, CM, id), \
411 SRI_ARR(CM_GAMCOR_RAMB_START_SLOPE_CNTL_G, CM, id), \
412 SRI_ARR(CM_GAMCOR_RAMB_START_SLOPE_CNTL_R, CM, id), \
413 SRI_ARR(CM_GAMCOR_RAMB_END_CNTL1_B, CM, id), \
414 SRI_ARR(CM_GAMCOR_RAMB_END_CNTL2_B, CM, id), \
415 SRI_ARR(CM_GAMCOR_RAMB_END_CNTL1_G, CM, id), \
416 SRI_ARR(CM_GAMCOR_RAMB_END_CNTL2_G, CM, id), \
417 SRI_ARR(CM_GAMCOR_RAMB_END_CNTL1_R, CM, id), \
418 SRI_ARR(CM_GAMCOR_RAMB_END_CNTL2_R, CM, id), \
419 SRI_ARR(CM_GAMCOR_RAMB_REGION_0_1, CM, id), \
420 SRI_ARR(CM_GAMCOR_RAMB_REGION_32_33, CM, id), \
421 SRI_ARR(CM_GAMCOR_RAMB_OFFSET_B, CM, id), \
422 SRI_ARR(CM_GAMCOR_RAMB_OFFSET_G, CM, id), \
423 SRI_ARR(CM_GAMCOR_RAMB_OFFSET_R, CM, id), \
424 SRI_ARR(CM_GAMCOR_RAMB_START_BASE_CNTL_B, CM, id), \
425 SRI_ARR(CM_GAMCOR_RAMB_START_BASE_CNTL_G, CM, id), \
426 SRI_ARR(CM_GAMCOR_RAMB_START_BASE_CNTL_R, CM, id), \
427 SRI_ARR(CM_GAMCOR_RAMA_START_CNTL_B, CM, id), \
428 SRI_ARR(CM_GAMCOR_RAMA_START_CNTL_G, CM, id), \
429 SRI_ARR(CM_GAMCOR_RAMA_START_CNTL_R, CM, id), \
430 SRI_ARR(CM_GAMCOR_RAMA_START_SLOPE_CNTL_B, CM, id), \
431 SRI_ARR(CM_GAMCOR_RAMA_START_SLOPE_CNTL_G, CM, id), \
432 SRI_ARR(CM_GAMCOR_RAMA_START_SLOPE_CNTL_R, CM, id), \
433 SRI_ARR(CM_GAMCOR_RAMA_END_CNTL1_B, CM, id), \
434 SRI_ARR(CM_GAMCOR_RAMA_END_CNTL2_B, CM, id), \
435 SRI_ARR(CM_GAMCOR_RAMA_END_CNTL1_G, CM, id), \
436 SRI_ARR(CM_GAMCOR_RAMA_END_CNTL2_G, CM, id), \
437 SRI_ARR(CM_GAMCOR_RAMA_END_CNTL1_R, CM, id), \
438 SRI_ARR(CM_GAMCOR_RAMA_END_CNTL2_R, CM, id), \
439 SRI_ARR(CM_GAMCOR_RAMA_REGION_0_1, CM, id), \
440 SRI_ARR(CM_GAMCOR_RAMA_REGION_32_33, CM, id), \
441 SRI_ARR(CM_GAMCOR_RAMA_OFFSET_B, CM, id), \
442 SRI_ARR(CM_GAMCOR_RAMA_OFFSET_G, CM, id), \
443 SRI_ARR(CM_GAMCOR_RAMA_OFFSET_R, CM, id), \
444 SRI_ARR(CM_GAMCOR_RAMA_START_BASE_CNTL_B, CM, id), \
445 SRI_ARR(CM_GAMCOR_RAMA_START_BASE_CNTL_G, CM, id), \
446 SRI_ARR(CM_GAMCOR_RAMA_START_BASE_CNTL_R, CM, id), \
447 SRI_ARR(CM_GAMUT_REMAP_CONTROL, CM, id), \
448 SRI_ARR(CM_GAMUT_REMAP_C11_C12, CM, id), \
449 SRI_ARR(CM_GAMUT_REMAP_C13_C14, CM, id), \
450 SRI_ARR(CM_GAMUT_REMAP_C21_C22, CM, id), \
451 SRI_ARR(CM_GAMUT_REMAP_C23_C24, CM, id), \
452 SRI_ARR(CM_GAMUT_REMAP_C31_C32, CM, id), \
453 SRI_ARR(CM_GAMUT_REMAP_C33_C34, CM, id), \
454 SRI_ARR(CM_GAMUT_REMAP_B_C11_C12, CM, id), \
455 SRI_ARR(CM_GAMUT_REMAP_B_C13_C14, CM, id), \
456 SRI_ARR(CM_GAMUT_REMAP_B_C21_C22, CM, id), \
457 SRI_ARR(CM_GAMUT_REMAP_B_C23_C24, CM, id), \
458 SRI_ARR(CM_GAMUT_REMAP_B_C31_C32, CM, id), \
459 SRI_ARR(CM_GAMUT_REMAP_B_C33_C34, CM, id), \
484 SRI_ARR(CM_POST_CSC_CONTROL, CM, id), \
485 SRI_ARR(CM_POST_CSC_C11_C12, CM, id), \
486 SRI_ARR(CM_POST_CSC_C33_C34, CM, id), \
487 SRI_ARR(CM_POST_CSC_B_C11_C12, CM, id), \
488 SRI_ARR(CM_POST_CSC_B_C33_C34, CM, id), \
489 SRI_ARR(CM_MEM_PWR_CTRL, CM, id), SRI_ARR(CM_CONTROL, CM, id), \
496 SRI_ARR(DPP_CONTROL, DPP_TOP, id), SRI_ARR(CM_HDR_MULT_COEF, CM, id), \