Lines Matching refs:clkr
83 .clkr = {
101 .clkr.hw.init = &(struct clk_init_data){
104 &mmpll0_early.clkr.hw
117 .clkr = {
135 .clkr.hw.init = &(struct clk_init_data){
138 &mmpll1_early.clkr.hw
151 .clkr.hw.init = &(struct clk_init_data){
165 .clkr.hw.init = &(struct clk_init_data){
168 &mmpll2_early.clkr.hw
181 .clkr.hw.init = &(struct clk_init_data){
195 .clkr.hw.init = &(struct clk_init_data){
198 &mmpll3_early.clkr.hw
211 .clkr.hw.init = &(struct clk_init_data){
225 .clkr.hw.init = &(struct clk_init_data){
228 &mmpll4_early.clkr.hw
241 .clkr.hw.init = &(struct clk_init_data){
255 .clkr.hw.init = &(struct clk_init_data){
258 &mmpll5_early.clkr.hw
271 .clkr.hw.init = &(struct clk_init_data){
285 .clkr.hw.init = &(struct clk_init_data){
288 &mmpll8_early.clkr.hw
301 .clkr.hw.init = &(struct clk_init_data){
315 .clkr.hw.init = &(struct clk_init_data){
318 &mmpll9_early.clkr.hw
381 { .hw = &mmpll0.clkr.hw },
396 { .hw = &mmpll0.clkr.hw },
397 { .hw = &mmpll1.clkr.hw },
412 { .hw = &mmpll0.clkr.hw },
413 { .hw = &mmpll3.clkr.hw },
428 { .hw = &mmpll0.clkr.hw },
429 { .hw = &mmpll5.clkr.hw },
444 { .hw = &mmpll0.clkr.hw },
445 { .hw = &mmpll4.clkr.hw },
461 { .hw = &mmpll0.clkr.hw },
462 { .hw = &mmpll9.clkr.hw },
463 { .hw = &mmpll2.clkr.hw },
464 { .hw = &mmpll8.clkr.hw },
480 { .hw = &mmpll0.clkr.hw },
481 { .hw = &mmpll9.clkr.hw },
482 { .hw = &mmpll2.clkr.hw },
483 { .hw = &mmpll8.clkr.hw },
500 { .hw = &mmpll0.clkr.hw },
501 { .hw = &mmpll1.clkr.hw },
502 { .hw = &mmpll4.clkr.hw },
503 { .hw = &mmpll3.clkr.hw },
520 .clkr.hw.init = &(struct clk_init_data){
544 .clkr.hw.init = &(struct clk_init_data){
557 .clkr.hw.init = &(struct clk_init_data){
570 .clkr.hw.init = &(struct clk_init_data){
579 &mmpll9.clkr.hw,
580 &mmpll2.clkr.hw,
581 &mmpll8.clkr.hw
595 .clkr.hw.init = &(struct clk_init_data){
607 .clkr.hw.init = &(struct clk_init_data){
626 .clkr.hw.init = &(struct clk_init_data){
648 .clkr.hw.init = &(struct clk_init_data){
662 .clkr.hw.init = &(struct clk_init_data){
676 .clkr.hw.init = &(struct clk_init_data){
689 .clkr.hw.init = &(struct clk_init_data){
703 .clkr.hw.init = &(struct clk_init_data){
730 .clkr.hw.init = &(struct clk_init_data){
748 .clkr.hw.init = &(struct clk_init_data){
767 .clkr.hw.init = &(struct clk_init_data){
785 .clkr.hw.init = &(struct clk_init_data){
797 .clkr.hw.init = &(struct clk_init_data){
810 .clkr.hw.init = &(struct clk_init_data){
829 .clkr.hw.init = &(struct clk_init_data){
842 .clkr.hw.init = &(struct clk_init_data){
866 .clkr.hw.init = &(struct clk_init_data){
880 .clkr.hw.init = &(struct clk_init_data){
908 .clkr.hw.init = &(struct clk_init_data){
922 .clkr.hw.init = &(struct clk_init_data){
936 .clkr.hw.init = &(struct clk_init_data){
950 .clkr.hw.init = &(struct clk_init_data){
972 .clkr.hw.init = &(struct clk_init_data){
992 .clkr.hw.init = &(struct clk_init_data){
1005 .clkr.hw.init = &(struct clk_init_data){
1018 .clkr.hw.init = &(struct clk_init_data){
1039 .clkr.hw.init = &(struct clk_init_data){
1052 .clkr.hw.init = &(struct clk_init_data){
1065 .clkr.hw.init = &(struct clk_init_data){
1088 .clkr.hw.init = &(struct clk_init_data){
1110 .clkr.hw.init = &(struct clk_init_data){
1123 .clkr.hw.init = &(struct clk_init_data){
1146 .clkr.hw.init = &(struct clk_init_data){
1159 .clkr.hw.init = &(struct clk_init_data){
1181 .clkr.hw.init = &(struct clk_init_data){
1203 .clkr.hw.init = &(struct clk_init_data){
1216 .clkr.hw.init = &(struct clk_init_data){
1229 .clkr.hw.init = &(struct clk_init_data){
1242 .clkr.hw.init = &(struct clk_init_data){
1262 .clkr.hw.init = &(struct clk_init_data){
1272 .clkr = {
1278 &ahb_clk_src.clkr.hw
1289 .clkr = {
1295 &ahb_clk_src.clkr.hw
1306 .clkr = {
1312 &ahb_clk_src.clkr.hw
1323 .clkr = {
1339 .clkr = {
1345 &maxi_clk_src.clkr.hw
1356 .clkr = {
1362 &axi_clk_src.clkr.hw
1373 .clkr = {
1390 .clkr = {
1396 &ahb_clk_src.clkr.hw
1407 .clkr = {
1413 &axi_clk_src.clkr.hw
1424 .clkr = {
1430 &ahb_clk_src.clkr.hw
1441 .clkr = {
1447 &axi_clk_src.clkr.hw
1458 .clkr = {
1464 &ahb_clk_src.clkr.hw
1475 .clkr = {
1481 &axi_clk_src.clkr.hw
1492 .clkr = {
1498 &axi_clk_src.clkr.hw
1509 .clkr = {
1526 .clkr = {
1532 &ahb_clk_src.clkr.hw
1543 .clkr = {
1549 &axi_clk_src.clkr.hw
1560 .clkr = {
1566 &ahb_clk_src.clkr.hw
1577 .clkr = {
1583 &axi_clk_src.clkr.hw
1594 .clkr = {
1600 &axi_clk_src.clkr.hw
1611 .clkr = {
1628 .clkr = {
1634 &ahb_clk_src.clkr.hw
1645 .clkr = {
1651 &axi_clk_src.clkr.hw
1662 .clkr = {
1679 .clkr = {
1685 &gfx3d_clk_src.rcg.clkr.hw
1696 .clkr = {
1702 &rbbmtimer_clk_src.clkr.hw
1713 .clkr = {
1719 &ahb_clk_src.clkr.hw
1730 .clkr = {
1736 &isense_clk_src.clkr.hw
1747 .clkr = {
1753 &maxi_clk_src.clkr.hw
1764 .clkr = {
1770 &ahb_clk_src.clkr.hw
1781 .clkr = {
1787 &rbcpr_clk_src.clkr.hw
1798 .clkr = {
1804 &ahb_clk_src.clkr.hw
1815 .clkr = {
1821 &video_core_clk_src.clkr.hw
1832 .clkr = {
1838 &axi_clk_src.clkr.hw
1849 .clkr = {
1855 &maxi_clk_src.clkr.hw
1866 .clkr = {
1872 &ahb_clk_src.clkr.hw
1883 .clkr = {
1889 &video_subcore0_clk_src.clkr.hw
1900 .clkr = {
1906 &video_subcore1_clk_src.clkr.hw
1917 .clkr = {
1923 &ahb_clk_src.clkr.hw
1934 .clkr = {
1940 &ahb_clk_src.clkr.hw
1951 .clkr = {
1957 &axi_clk_src.clkr.hw
1968 .clkr = {
1974 &pclk0_clk_src.clkr.hw
1985 .clkr = {
1991 &pclk1_clk_src.clkr.hw
2002 .clkr = {
2008 &mdp_clk_src.clkr.hw
2019 .clkr = {
2025 &extpclk_clk_src.clkr.hw
2036 .clkr = {
2042 &vsync_clk_src.clkr.hw
2053 .clkr = {
2059 &hdmi_clk_src.clkr.hw
2070 .clkr = {
2076 &byte0_clk_src.clkr.hw
2087 .clkr = {
2093 &byte1_clk_src.clkr.hw
2104 .clkr = {
2110 &esc0_clk_src.clkr.hw
2121 .clkr = {
2127 &esc1_clk_src.clkr.hw
2138 .clkr = {
2144 &ahb_clk_src.clkr.hw
2155 .clkr = {
2161 &ahb_clk_src.clkr.hw
2172 .clkr = {
2178 &ahb_clk_src.clkr.hw
2189 .clkr = {
2195 &camss_gp0_clk_src.clkr.hw
2206 .clkr = {
2212 &camss_gp1_clk_src.clkr.hw
2223 .clkr = {
2229 &mclk0_clk_src.clkr.hw
2240 .clkr = {
2246 &mclk1_clk_src.clkr.hw
2257 .clkr = {
2263 &mclk2_clk_src.clkr.hw
2274 .clkr = {
2280 &mclk3_clk_src.clkr.hw
2291 .clkr = {
2297 &cci_clk_src.clkr.hw
2308 .clkr = {
2314 &ahb_clk_src.clkr.hw
2325 .clkr = {
2331 &csi0phytimer_clk_src.clkr.hw
2342 .clkr = {
2348 &csi1phytimer_clk_src.clkr.hw
2359 .clkr = {
2365 &csi2phytimer_clk_src.clkr.hw
2376 .clkr = {
2382 &csiphy0_3p_clk_src.clkr.hw
2393 .clkr = {
2399 &csiphy1_3p_clk_src.clkr.hw
2410 .clkr = {
2416 &csiphy2_3p_clk_src.clkr.hw
2427 .clkr = {
2433 &jpeg0_clk_src.clkr.hw
2444 .clkr = {
2450 &jpeg2_clk_src.clkr.hw
2461 .clkr = {
2467 &jpeg_dma_clk_src.clkr.hw
2478 .clkr = {
2484 &ahb_clk_src.clkr.hw
2495 .clkr = {
2501 &axi_clk_src.clkr.hw
2512 .clkr = {
2518 &ahb_clk_src.clkr.hw
2529 .clkr = {
2535 &axi_clk_src.clkr.hw
2546 .clkr = {
2552 &vfe0_clk_src.clkr.hw
2563 .clkr = {
2569 &vfe0_clk_src.clkr.hw
2580 .clkr = {
2586 &ahb_clk_src.clkr.hw
2597 .clkr = {
2603 &vfe1_clk_src.clkr.hw
2614 .clkr = {
2620 &vfe1_clk_src.clkr.hw
2631 .clkr = {
2637 &ahb_clk_src.clkr.hw
2648 .clkr = {
2654 &vfe0_clk_src.clkr.hw
2665 .clkr = {
2671 &vfe1_clk_src.clkr.hw
2682 .clkr = {
2688 &ahb_clk_src.clkr.hw
2699 .clkr = {
2705 &axi_clk_src.clkr.hw
2716 .clkr = {
2722 &cpp_clk_src.clkr.hw
2733 .clkr = {
2739 &ahb_clk_src.clkr.hw
2750 .clkr = {
2756 &csi0_clk_src.clkr.hw
2767 .clkr = {
2773 &ahb_clk_src.clkr.hw
2784 .clkr = {
2790 &csi0_clk_src.clkr.hw
2801 .clkr = {
2807 &csi0_clk_src.clkr.hw
2818 .clkr = {
2824 &csi0_clk_src.clkr.hw
2835 .clkr = {
2841 &csi1_clk_src.clkr.hw
2852 .clkr = {
2858 &ahb_clk_src.clkr.hw
2869 .clkr = {
2875 &csi1_clk_src.clkr.hw
2886 .clkr = {
2892 &csi1_clk_src.clkr.hw
2903 .clkr = {
2909 &csi1_clk_src.clkr.hw
2920 .clkr = {
2926 &csi2_clk_src.clkr.hw
2937 .clkr = {
2943 &ahb_clk_src.clkr.hw
2954 .clkr = {
2960 &csi2_clk_src.clkr.hw
2971 .clkr = {
2977 &csi2_clk_src.clkr.hw
2988 .clkr = {
2994 &csi2_clk_src.clkr.hw
3005 .clkr = {
3011 &csi3_clk_src.clkr.hw
3022 .clkr = {
3028 &ahb_clk_src.clkr.hw
3039 .clkr = {
3045 &csi3_clk_src.clkr.hw
3056 .clkr = {
3062 &csi3_clk_src.clkr.hw
3073 .clkr = {
3079 &csi3_clk_src.clkr.hw
3090 .clkr = {
3096 &ahb_clk_src.clkr.hw
3107 .clkr = {
3113 &fd_core_clk_src.clkr.hw
3124 .clkr = {
3130 &fd_core_clk_src.clkr.hw
3141 .clkr = {
3147 &ahb_clk_src.clkr.hw
3336 [MMPLL0_EARLY] = &mmpll0_early.clkr,
3337 [MMPLL0_PLL] = &mmpll0.clkr,
3338 [MMPLL1_EARLY] = &mmpll1_early.clkr,
3339 [MMPLL1_PLL] = &mmpll1.clkr,
3340 [MMPLL2_EARLY] = &mmpll2_early.clkr,
3341 [MMPLL2_PLL] = &mmpll2.clkr,
3342 [MMPLL3_EARLY] = &mmpll3_early.clkr,
3343 [MMPLL3_PLL] = &mmpll3.clkr,
3344 [MMPLL4_EARLY] = &mmpll4_early.clkr,
3345 [MMPLL4_PLL] = &mmpll4.clkr,
3346 [MMPLL5_EARLY] = &mmpll5_early.clkr,
3347 [MMPLL5_PLL] = &mmpll5.clkr,
3348 [MMPLL8_EARLY] = &mmpll8_early.clkr,
3349 [MMPLL8_PLL] = &mmpll8.clkr,
3350 [MMPLL9_EARLY] = &mmpll9_early.clkr,
3351 [MMPLL9_PLL] = &mmpll9.clkr,
3352 [AHB_CLK_SRC] = &ahb_clk_src.clkr,
3353 [AXI_CLK_SRC] = &axi_clk_src.clkr,
3354 [MAXI_CLK_SRC] = &maxi_clk_src.clkr,
3355 [GFX3D_CLK_SRC] = &gfx3d_clk_src.rcg.clkr,
3356 [RBBMTIMER_CLK_SRC] = &rbbmtimer_clk_src.clkr,
3357 [ISENSE_CLK_SRC] = &isense_clk_src.clkr,
3358 [RBCPR_CLK_SRC] = &rbcpr_clk_src.clkr,
3359 [VIDEO_CORE_CLK_SRC] = &video_core_clk_src.clkr,
3360 [VIDEO_SUBCORE0_CLK_SRC] = &video_subcore0_clk_src.clkr,
3361 [VIDEO_SUBCORE1_CLK_SRC] = &video_subcore1_clk_src.clkr,
3362 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3363 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
3364 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3365 [EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
3366 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3367 [HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
3368 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3369 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
3370 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3371 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
3372 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3373 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3374 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3375 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3376 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
3377 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
3378 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3379 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3380 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3381 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
3382 [CSIPHY0_3P_CLK_SRC] = &csiphy0_3p_clk_src.clkr,
3383 [CSIPHY1_3P_CLK_SRC] = &csiphy1_3p_clk_src.clkr,
3384 [CSIPHY2_3P_CLK_SRC] = &csiphy2_3p_clk_src.clkr,
3385 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3386 [JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
3387 [JPEG_DMA_CLK_SRC] = &jpeg_dma_clk_src.clkr,
3388 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3389 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3390 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3391 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3392 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3393 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3394 [CSI3_CLK_SRC] = &csi3_clk_src.clkr,
3395 [FD_CORE_CLK_SRC] = &fd_core_clk_src.clkr,
3396 [MMSS_MMAGIC_AHB_CLK] = &mmss_mmagic_ahb_clk.clkr,
3397 [MMSS_MMAGIC_CFG_AHB_CLK] = &mmss_mmagic_cfg_ahb_clk.clkr,
3398 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
3399 [MMSS_MISC_CXO_CLK] = &mmss_misc_cxo_clk.clkr,
3400 [MMSS_MMAGIC_MAXI_CLK] = &mmss_mmagic_maxi_clk.clkr,
3401 [MMAGIC_CAMSS_AXI_CLK] = &mmagic_camss_axi_clk.clkr,
3402 [MMAGIC_CAMSS_NOC_CFG_AHB_CLK] = &mmagic_camss_noc_cfg_ahb_clk.clkr,
3403 [SMMU_VFE_AHB_CLK] = &smmu_vfe_ahb_clk.clkr,
3404 [SMMU_VFE_AXI_CLK] = &smmu_vfe_axi_clk.clkr,
3405 [SMMU_CPP_AHB_CLK] = &smmu_cpp_ahb_clk.clkr,
3406 [SMMU_CPP_AXI_CLK] = &smmu_cpp_axi_clk.clkr,
3407 [SMMU_JPEG_AHB_CLK] = &smmu_jpeg_ahb_clk.clkr,
3408 [SMMU_JPEG_AXI_CLK] = &smmu_jpeg_axi_clk.clkr,
3409 [MMAGIC_MDSS_AXI_CLK] = &mmagic_mdss_axi_clk.clkr,
3410 [MMAGIC_MDSS_NOC_CFG_AHB_CLK] = &mmagic_mdss_noc_cfg_ahb_clk.clkr,
3411 [SMMU_ROT_AHB_CLK] = &smmu_rot_ahb_clk.clkr,
3412 [SMMU_ROT_AXI_CLK] = &smmu_rot_axi_clk.clkr,
3413 [SMMU_MDP_AHB_CLK] = &smmu_mdp_ahb_clk.clkr,
3414 [SMMU_MDP_AXI_CLK] = &smmu_mdp_axi_clk.clkr,
3415 [MMAGIC_VIDEO_AXI_CLK] = &mmagic_video_axi_clk.clkr,
3416 [MMAGIC_VIDEO_NOC_CFG_AHB_CLK] = &mmagic_video_noc_cfg_ahb_clk.clkr,
3417 [SMMU_VIDEO_AHB_CLK] = &smmu_video_ahb_clk.clkr,
3418 [SMMU_VIDEO_AXI_CLK] = &smmu_video_axi_clk.clkr,
3419 [MMAGIC_BIMC_NOC_CFG_AHB_CLK] = &mmagic_bimc_noc_cfg_ahb_clk.clkr,
3420 [GPU_GX_GFX3D_CLK] = &gpu_gx_gfx3d_clk.clkr,
3421 [GPU_GX_RBBMTIMER_CLK] = &gpu_gx_rbbmtimer_clk.clkr,
3422 [GPU_AHB_CLK] = &gpu_ahb_clk.clkr,
3423 [GPU_AON_ISENSE_CLK] = &gpu_aon_isense_clk.clkr,
3424 [VMEM_MAXI_CLK] = &vmem_maxi_clk.clkr,
3425 [VMEM_AHB_CLK] = &vmem_ahb_clk.clkr,
3426 [MMSS_RBCPR_CLK] = &mmss_rbcpr_clk.clkr,
3427 [MMSS_RBCPR_AHB_CLK] = &mmss_rbcpr_ahb_clk.clkr,
3428 [VIDEO_CORE_CLK] = &video_core_clk.clkr,
3429 [VIDEO_AXI_CLK] = &video_axi_clk.clkr,
3430 [VIDEO_MAXI_CLK] = &video_maxi_clk.clkr,
3431 [VIDEO_AHB_CLK] = &video_ahb_clk.clkr,
3432 [VIDEO_SUBCORE0_CLK] = &video_subcore0_clk.clkr,
3433 [VIDEO_SUBCORE1_CLK] = &video_subcore1_clk.clkr,
3434 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
3435 [MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
3436 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
3437 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
3438 [MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
3439 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
3440 [MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
3441 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
3442 [MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
3443 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
3444 [MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
3445 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
3446 [MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
3447 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
3448 [CAMSS_AHB_CLK] = &camss_ahb_clk.clkr,
3449 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
3450 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
3451 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
3452 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
3453 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
3454 [CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
3455 [CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
3456 [CAMSS_CCI_CLK] = &camss_cci_clk.clkr,
3457 [CAMSS_CCI_AHB_CLK] = &camss_cci_ahb_clk.clkr,
3458 [CAMSS_CSI0PHYTIMER_CLK] = &camss_csi0phytimer_clk.clkr,
3459 [CAMSS_CSI1PHYTIMER_CLK] = &camss_csi1phytimer_clk.clkr,
3460 [CAMSS_CSI2PHYTIMER_CLK] = &camss_csi2phytimer_clk.clkr,
3461 [CAMSS_CSIPHY0_3P_CLK] = &camss_csiphy0_3p_clk.clkr,
3462 [CAMSS_CSIPHY1_3P_CLK] = &camss_csiphy1_3p_clk.clkr,
3463 [CAMSS_CSIPHY2_3P_CLK] = &camss_csiphy2_3p_clk.clkr,
3464 [CAMSS_JPEG0_CLK] = &camss_jpeg0_clk.clkr,
3465 [CAMSS_JPEG2_CLK] = &camss_jpeg2_clk.clkr,
3466 [CAMSS_JPEG_DMA_CLK] = &camss_jpeg_dma_clk.clkr,
3467 [CAMSS_JPEG_AHB_CLK] = &camss_jpeg_ahb_clk.clkr,
3468 [CAMSS_JPEG_AXI_CLK] = &camss_jpeg_axi_clk.clkr,
3469 [CAMSS_VFE_AHB_CLK] = &camss_vfe_ahb_clk.clkr,
3470 [CAMSS_VFE_AXI_CLK] = &camss_vfe_axi_clk.clkr,
3471 [CAMSS_VFE0_CLK] = &camss_vfe0_clk.clkr,
3472 [CAMSS_VFE0_STREAM_CLK] = &camss_vfe0_stream_clk.clkr,
3473 [CAMSS_VFE0_AHB_CLK] = &camss_vfe0_ahb_clk.clkr,
3474 [CAMSS_VFE1_CLK] = &camss_vfe1_clk.clkr,
3475 [CAMSS_VFE1_STREAM_CLK] = &camss_vfe1_stream_clk.clkr,
3476 [CAMSS_VFE1_AHB_CLK] = &camss_vfe1_ahb_clk.clkr,
3477 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
3478 [CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
3479 [CAMSS_CPP_VBIF_AHB_CLK] = &camss_cpp_vbif_ahb_clk.clkr,
3480 [CAMSS_CPP_AXI_CLK] = &camss_cpp_axi_clk.clkr,
3481 [CAMSS_CPP_CLK] = &camss_cpp_clk.clkr,
3482 [CAMSS_CPP_AHB_CLK] = &camss_cpp_ahb_clk.clkr,
3483 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
3484 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
3485 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
3486 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
3487 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
3488 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
3489 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
3490 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
3491 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
3492 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
3493 [CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
3494 [CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
3495 [CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
3496 [CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
3497 [CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
3498 [CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
3499 [CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
3500 [CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
3501 [CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
3502 [CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
3503 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
3504 [FD_CORE_CLK] = &fd_core_clk.clkr,
3505 [FD_CORE_UAR_CLK] = &fd_core_uar_clk.clkr,
3506 [FD_AHB_CLK] = &fd_ahb_clk.clkr,