Lines Matching refs:clkr
41 .clkr = {
67 .clkr.hw.init = &(struct clk_init_data){
70 .hw = &gcc_gpll0.clkr.hw,
80 .clkr = {
97 .clkr = {
119 { .hw = &gcc_gpll0.clkr.hw },
120 { .hw = &gcc_gpll0_out_even.clkr.hw },
132 { .hw = &gcc_gpll0.clkr.hw },
134 { .hw = &gcc_gpll0_out_even.clkr.hw },
175 { .hw = &gcc_gpll0.clkr.hw },
176 { .hw = &gcc_gpll9.clkr.hw },
177 { .hw = &gcc_gpll4.clkr.hw },
178 { .hw = &gcc_gpll0_out_even.clkr.hw },
223 .clkr = {
240 .clkr = {
252 .clkr = {
269 .clkr = {
284 .clkr = {
299 .clkr = {
314 .clkr = {
337 .clkr.hw.init = &(struct clk_init_data){
352 .clkr.hw.init = &(struct clk_init_data){
367 .clkr.hw.init = &(struct clk_init_data){
387 .clkr.hw.init = &(struct clk_init_data){
408 .clkr.hw.init = &(struct clk_init_data){
423 .clkr.hw.init = &(struct clk_init_data){
438 .clkr.hw.init = &(struct clk_init_data){
458 .clkr.hw.init = &(struct clk_init_data){
496 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
513 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
530 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
547 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
564 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
593 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
610 .clkr.hw.init = &gcc_qupv3_wrap0_s6_clk_src_init,
627 .clkr.hw.init = &gcc_qupv3_wrap0_s7_clk_src_init,
663 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
680 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
697 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
714 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
731 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
748 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
765 .clkr.hw.init = &gcc_qupv3_wrap1_s6_clk_src_init,
782 .clkr.hw.init = &gcc_qupv3_wrap2_s0_clk_src_init,
799 .clkr.hw.init = &gcc_qupv3_wrap2_s1_clk_src_init,
816 .clkr.hw.init = &gcc_qupv3_wrap2_s2_clk_src_init,
833 .clkr.hw.init = &gcc_qupv3_wrap2_s3_clk_src_init,
850 .clkr.hw.init = &gcc_qupv3_wrap2_s4_clk_src_init,
867 .clkr.hw.init = &gcc_qupv3_wrap2_s5_clk_src_init,
884 .clkr.hw.init = &gcc_qupv3_wrap2_s6_clk_src_init,
902 .clkr.hw.init = &(struct clk_init_data){
924 .clkr.hw.init = &(struct clk_init_data){
947 .clkr.hw.init = &(struct clk_init_data){
969 .clkr.hw.init = &(struct clk_init_data){
990 .clkr.hw.init = &(struct clk_init_data){
1005 .clkr.hw.init = &(struct clk_init_data){
1028 .clkr.hw.init = &(struct clk_init_data){
1043 .clkr.hw.init = &(struct clk_init_data){
1058 .clkr.hw.init = &(struct clk_init_data){
1071 .clkr.hw.init = &(struct clk_init_data) {
1074 .hw = &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
1087 .clkr = {
1102 .clkr = {
1117 .clkr = {
1123 .hw = &gcc_ufs_phy_axi_clk_src.clkr.hw,
1137 .clkr = {
1143 .hw = &gcc_ufs_phy_axi_clk_src.clkr.hw,
1157 .clkr = {
1163 .hw = &gcc_usb30_prim_master_clk_src.clkr.hw,
1177 .clkr = {
1192 .clkr = {
1207 .clkr = {
1222 .clkr = {
1237 .clkr = {
1243 .hw = &gcc_usb30_prim_master_clk_src.clkr.hw,
1257 .clkr = {
1272 .clkr = {
1287 .clkr = {
1302 .clkr = {
1315 .clkr = {
1328 .clkr = {
1334 .hw = &gcc_gp1_clk_src.clkr.hw,
1346 .clkr = {
1352 .hw = &gcc_gp2_clk_src.clkr.hw,
1364 .clkr = {
1370 .hw = &gcc_gp3_clk_src.clkr.hw,
1381 .clkr = {
1387 .hw = &gcc_gpll0.clkr.hw,
1398 .clkr = {
1404 .hw = &gcc_gpll0_out_even.clkr.hw,
1418 .clkr = {
1431 .clkr = {
1444 .clkr = {
1450 .hw = &gcc_pcie_0_aux_clk_src.clkr.hw,
1464 .clkr = {
1477 .clkr = {
1490 .clkr = {
1503 .clkr = {
1509 .hw = &gcc_pcie_0_phy_rchng_clk_src.clkr.hw,
1521 .clkr = {
1527 .hw = &gcc_pcie_0_pipe_clk_src.clkr.hw,
1541 .clkr = {
1554 .clkr = {
1567 .clkr = {
1573 .hw = &gcc_pcie_1_aux_clk_src.clkr.hw,
1587 .clkr = {
1600 .clkr = {
1613 .clkr = {
1626 .clkr = {
1632 .hw = &gcc_pcie_1_phy_aux_clk_src.clkr.hw,
1644 .clkr = {
1650 .hw = &gcc_pcie_1_phy_rchng_clk_src.clkr.hw,
1662 .clkr = {
1668 .hw = &gcc_pcie_1_pipe_clk_src.clkr.hw,
1682 .clkr = {
1695 .clkr = {
1708 .clkr = {
1714 .hw = &gcc_pdm2_clk_src.clkr.hw,
1728 .clkr = {
1741 .clkr = {
1756 .clkr = {
1771 .clkr = {
1786 .clkr = {
1801 .clkr = {
1816 .clkr = {
1831 .clkr = {
1846 .clkr = {
1861 .clkr = {
1876 .clkr = {
1889 .clkr = {
1902 .clkr = {
1915 .clkr = {
1921 .hw = &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
1933 .clkr = {
1939 .hw = &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
1951 .clkr = {
1957 .hw = &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
1969 .clkr = {
1975 .hw = &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
1987 .clkr = {
1993 .hw = &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
2005 .clkr = {
2011 .hw = &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
2023 .clkr = {
2029 .hw = &gcc_qupv3_wrap0_s6_clk_src.clkr.hw,
2041 .clkr = {
2047 .hw = &gcc_qupv3_wrap0_s7_clk_src.clkr.hw,
2059 .clkr = {
2072 .clkr = {
2085 .clkr = {
2091 .hw = &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
2103 .clkr = {
2109 .hw = &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
2121 .clkr = {
2127 .hw = &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
2139 .clkr = {
2145 .hw = &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
2157 .clkr = {
2163 .hw = &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
2175 .clkr = {
2181 .hw = &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
2193 .clkr = {
2199 .hw = &gcc_qupv3_wrap1_s6_clk_src.clkr.hw,
2211 .clkr = {
2224 .clkr = {
2237 .clkr = {
2243 .hw = &gcc_qupv3_wrap2_s0_clk_src.clkr.hw,
2255 .clkr = {
2261 .hw = &gcc_qupv3_wrap2_s1_clk_src.clkr.hw,
2273 .clkr = {
2279 .hw = &gcc_qupv3_wrap2_s2_clk_src.clkr.hw,
2291 .clkr = {
2297 .hw = &gcc_qupv3_wrap2_s3_clk_src.clkr.hw,
2309 .clkr = {
2315 .hw = &gcc_qupv3_wrap2_s4_clk_src.clkr.hw,
2327 .clkr = {
2333 .hw = &gcc_qupv3_wrap2_s5_clk_src.clkr.hw,
2345 .clkr = {
2351 .hw = &gcc_qupv3_wrap2_s6_clk_src.clkr.hw,
2365 .clkr = {
2380 .clkr = {
2395 .clkr = {
2410 .clkr = {
2425 .clkr = {
2440 .clkr = {
2453 .clkr = {
2466 .clkr = {
2472 .hw = &gcc_sdcc2_apps_clk_src.clkr.hw,
2486 .clkr = {
2499 .clkr = {
2512 .clkr = {
2518 .hw = &gcc_sdcc4_apps_clk_src.clkr.hw,
2532 .clkr = {
2545 .clkr = {
2560 .clkr = {
2575 .clkr = {
2581 .hw = &gcc_ufs_phy_axi_clk_src.clkr.hw,
2595 .clkr = {
2601 .hw = &gcc_ufs_phy_axi_clk_src.clkr.hw,
2615 .clkr = {
2621 .hw = &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2635 .clkr = {
2641 .hw = &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2655 .clkr = {
2661 .hw = &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2675 .clkr = {
2681 .hw = &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2693 .clkr = {
2699 .hw = &gcc_ufs_phy_rx_symbol_0_clk_src.clkr.hw,
2711 .clkr = {
2717 .hw = &gcc_ufs_phy_rx_symbol_1_clk_src.clkr.hw,
2729 .clkr = {
2735 .hw = &gcc_ufs_phy_tx_symbol_0_clk_src.clkr.hw,
2749 .clkr = {
2755 .hw = &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2769 .clkr = {
2775 .hw = &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2787 .clkr = {
2793 .hw = &gcc_usb30_prim_master_clk_src.clkr.hw,
2805 .clkr = {
2811 .hw = &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr.hw,
2823 .clkr = {
2836 .clkr = {
2849 .clkr = {
2855 .hw = &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2867 .clkr = {
2873 .hw = &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2887 .clkr = {
2893 .hw = &gcc_usb3_prim_phy_pipe_clk_src.clkr.hw,
2907 .clkr = {
2922 .clkr = {
2965 [GCC_AGGRE_NOC_PCIE_0_AXI_CLK] = &gcc_aggre_noc_pcie_0_axi_clk.clkr,
2966 [GCC_AGGRE_NOC_PCIE_1_AXI_CLK] = &gcc_aggre_noc_pcie_1_axi_clk.clkr,
2967 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
2968 [GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
2969 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
2970 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2971 [GCC_CAMERA_HF_AXI_CLK] = &gcc_camera_hf_axi_clk.clkr,
2972 [GCC_CAMERA_SF_AXI_CLK] = &gcc_camera_sf_axi_clk.clkr,
2973 [GCC_CFG_NOC_PCIE_ANOC_AHB_CLK] = &gcc_cfg_noc_pcie_anoc_ahb_clk.clkr,
2974 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
2975 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
2976 [GCC_DDRSS_PCIE_SF_TBU_CLK] = &gcc_ddrss_pcie_sf_tbu_clk.clkr,
2977 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
2978 [GCC_DISP_SF_AXI_CLK] = &gcc_disp_sf_axi_clk.clkr,
2979 [GCC_EUSB3_0_CLKREF_EN] = &gcc_eusb3_0_clkref_en.clkr,
2980 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2981 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
2982 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2983 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
2984 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2985 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
2986 [GCC_GPLL0] = &gcc_gpll0.clkr,
2987 [GCC_GPLL0_OUT_EVEN] = &gcc_gpll0_out_even.clkr,
2988 [GCC_GPLL4] = &gcc_gpll4.clkr,
2989 [GCC_GPLL9] = &gcc_gpll9.clkr,
2990 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
2991 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
2992 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
2993 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2994 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2995 [GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
2996 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2997 [GCC_PCIE_0_CLKREF_EN] = &gcc_pcie_0_clkref_en.clkr,
2998 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2999 [GCC_PCIE_0_PHY_RCHNG_CLK] = &gcc_pcie_0_phy_rchng_clk.clkr,
3000 [GCC_PCIE_0_PHY_RCHNG_CLK_SRC] = &gcc_pcie_0_phy_rchng_clk_src.clkr,
3001 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3002 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
3003 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3004 [GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
3005 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3006 [GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
3007 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3008 [GCC_PCIE_1_CLKREF_EN] = &gcc_pcie_1_clkref_en.clkr,
3009 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3010 [GCC_PCIE_1_PHY_AUX_CLK] = &gcc_pcie_1_phy_aux_clk.clkr,
3011 [GCC_PCIE_1_PHY_AUX_CLK_SRC] = &gcc_pcie_1_phy_aux_clk_src.clkr,
3012 [GCC_PCIE_1_PHY_RCHNG_CLK] = &gcc_pcie_1_phy_rchng_clk.clkr,
3013 [GCC_PCIE_1_PHY_RCHNG_CLK_SRC] = &gcc_pcie_1_phy_rchng_clk_src.clkr,
3014 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3015 [GCC_PCIE_1_PIPE_CLK_SRC] = &gcc_pcie_1_pipe_clk_src.clkr,
3016 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3017 [GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
3018 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3019 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
3020 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3021 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3022 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
3023 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
3024 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
3025 [GCC_QMIP_GPU_AHB_CLK] = &gcc_qmip_gpu_ahb_clk.clkr,
3026 [GCC_QMIP_PCIE_AHB_CLK] = &gcc_qmip_pcie_ahb_clk.clkr,
3027 [GCC_QMIP_VIDEO_CV_CPU_AHB_CLK] = &gcc_qmip_video_cv_cpu_ahb_clk.clkr,
3028 [GCC_QMIP_VIDEO_CVP_AHB_CLK] = &gcc_qmip_video_cvp_ahb_clk.clkr,
3029 [GCC_QMIP_VIDEO_V_CPU_AHB_CLK] = &gcc_qmip_video_v_cpu_ahb_clk.clkr,
3030 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
3031 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
3032 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
3033 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
3034 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
3035 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
3036 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
3037 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
3038 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
3039 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
3040 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
3041 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
3042 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
3043 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
3044 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
3045 [GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
3046 [GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
3047 [GCC_QUPV3_WRAP0_S7_CLK] = &gcc_qupv3_wrap0_s7_clk.clkr,
3048 [GCC_QUPV3_WRAP0_S7_CLK_SRC] = &gcc_qupv3_wrap0_s7_clk_src.clkr,
3049 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
3050 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
3051 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
3052 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
3053 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
3054 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
3055 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
3056 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
3057 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
3058 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
3059 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
3060 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
3061 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
3062 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
3063 [GCC_QUPV3_WRAP1_S6_CLK] = &gcc_qupv3_wrap1_s6_clk.clkr,
3064 [GCC_QUPV3_WRAP1_S6_CLK_SRC] = &gcc_qupv3_wrap1_s6_clk_src.clkr,
3065 [GCC_QUPV3_WRAP2_CORE_2X_CLK] = &gcc_qupv3_wrap2_core_2x_clk.clkr,
3066 [GCC_QUPV3_WRAP2_CORE_CLK] = &gcc_qupv3_wrap2_core_clk.clkr,
3067 [GCC_QUPV3_WRAP2_S0_CLK] = &gcc_qupv3_wrap2_s0_clk.clkr,
3068 [GCC_QUPV3_WRAP2_S0_CLK_SRC] = &gcc_qupv3_wrap2_s0_clk_src.clkr,
3069 [GCC_QUPV3_WRAP2_S1_CLK] = &gcc_qupv3_wrap2_s1_clk.clkr,
3070 [GCC_QUPV3_WRAP2_S1_CLK_SRC] = &gcc_qupv3_wrap2_s1_clk_src.clkr,
3071 [GCC_QUPV3_WRAP2_S2_CLK] = &gcc_qupv3_wrap2_s2_clk.clkr,
3072 [GCC_QUPV3_WRAP2_S2_CLK_SRC] = &gcc_qupv3_wrap2_s2_clk_src.clkr,
3073 [GCC_QUPV3_WRAP2_S3_CLK] = &gcc_qupv3_wrap2_s3_clk.clkr,
3074 [GCC_QUPV3_WRAP2_S3_CLK_SRC] = &gcc_qupv3_wrap2_s3_clk_src.clkr,
3075 [GCC_QUPV3_WRAP2_S4_CLK] = &gcc_qupv3_wrap2_s4_clk.clkr,
3076 [GCC_QUPV3_WRAP2_S4_CLK_SRC] = &gcc_qupv3_wrap2_s4_clk_src.clkr,
3077 [GCC_QUPV3_WRAP2_S5_CLK] = &gcc_qupv3_wrap2_s5_clk.clkr,
3078 [GCC_QUPV3_WRAP2_S5_CLK_SRC] = &gcc_qupv3_wrap2_s5_clk_src.clkr,
3079 [GCC_QUPV3_WRAP2_S6_CLK] = &gcc_qupv3_wrap2_s6_clk.clkr,
3080 [GCC_QUPV3_WRAP2_S6_CLK_SRC] = &gcc_qupv3_wrap2_s6_clk_src.clkr,
3081 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
3082 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
3083 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
3084 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
3085 [GCC_QUPV3_WRAP_2_M_AHB_CLK] = &gcc_qupv3_wrap_2_m_ahb_clk.clkr,
3086 [GCC_QUPV3_WRAP_2_S_AHB_CLK] = &gcc_qupv3_wrap_2_s_ahb_clk.clkr,
3087 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3088 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3089 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
3090 [GCC_SDCC2_AT_CLK] = &gcc_sdcc2_at_clk.clkr,
3091 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3092 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3093 [GCC_SDCC4_APPS_CLK_SRC] = &gcc_sdcc4_apps_clk_src.clkr,
3094 [GCC_SDCC4_AT_CLK] = &gcc_sdcc4_at_clk.clkr,
3095 [GCC_UFS_0_CLKREF_EN] = &gcc_ufs_0_clkref_en.clkr,
3096 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
3097 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
3098 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
3099 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
3100 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
3101 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
3102 [GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
3103 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
3104 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
3105 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
3106 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
3107 [GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_rx_symbol_0_clk_src.clkr,
3108 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
3109 [GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC] = &gcc_ufs_phy_rx_symbol_1_clk_src.clkr,
3110 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
3111 [GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_tx_symbol_0_clk_src.clkr,
3112 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
3113 [GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_phy_unipro_core_clk_src.clkr,
3114 [GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
3115 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
3116 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
3117 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
3118 [GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC] = &gcc_usb30_prim_mock_utmi_clk_src.clkr,
3119 [GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr,
3120 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
3121 [GCC_USB3_0_CLKREF_EN] = &gcc_usb3_0_clkref_en.clkr,
3122 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
3123 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
3124 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
3125 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
3126 [GCC_USB3_PRIM_PHY_PIPE_CLK_SRC] = &gcc_usb3_prim_phy_pipe_clk_src.clkr,
3127 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
3128 [GCC_VIDEO_AXI1_CLK] = &gcc_video_axi1_clk.clkr,