Lines Matching refs:clkr
37 .clkr = {
63 .clkr.hw.init = &(struct clk_init_data){
66 &gpll0.clkr.hw,
85 .clkr.hw.init = &(struct clk_init_data){
88 &gpll0.clkr.hw,
98 .clkr = {
104 &gpll0.clkr.hw,
124 .clkr.hw.init = &(struct clk_init_data){
127 &gpll0.clkr.hw,
137 .clkr = {
143 &gpll0.clkr.hw,
160 { .hw = &gpll0.clkr.hw },
161 { .hw = &gpll6_out_even.clkr.hw },
162 { .hw = &gpll0_out_even.clkr.hw },
172 { .hw = &gpll0_out_even.clkr.hw },
182 { .hw = &gpll0_out_odd.clkr.hw },
193 { .hw = &gpll0.clkr.hw },
194 { .hw = &gpll0_out_odd.clkr.hw },
206 { .hw = &gpll0_out_odd.clkr.hw },
208 { .hw = &gpll0_out_even.clkr.hw },
229 { .hw = &gpll6_out_even.clkr.hw },
230 { .hw = &gpll0_out_even.clkr.hw },
241 { .hw = &gpll0_out_odd.clkr.hw },
242 { .hw = &gpll7.clkr.hw },
249 .clkr.hw.init = &(struct clk_init_data) {
252 &gpll0.clkr.hw,
263 .clkr.hw.init = &(struct clk_init_data) {
266 &gpll0.clkr.hw,
284 .clkr.hw.init = &(struct clk_init_data){
307 .clkr.hw.init = &(struct clk_init_data){
321 .clkr.hw.init = &(struct clk_init_data){
335 .clkr.hw.init = &(struct clk_init_data){
355 .clkr.hw.init = &(struct clk_init_data){
396 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
412 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
428 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
444 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
460 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
476 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
492 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
508 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
524 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
540 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
556 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
572 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
594 .clkr.hw.init = &(struct clk_init_data){
615 .clkr.hw.init = &(struct clk_init_data){
640 .clkr.hw.init = &(struct clk_init_data){
663 .clkr.hw.init = &(struct clk_init_data){
685 .clkr.hw.init = &(struct clk_init_data){
704 .clkr.hw.init = &(struct clk_init_data){
727 .clkr.hw.init = &(struct clk_init_data){
749 .clkr.hw.init = &(struct clk_init_data){
767 .clkr.hw.init = &(struct clk_init_data){
783 .clkr.hw.init = &(struct clk_init_data){
796 .clkr = {
802 &gcc_ufs_phy_axi_clk_src.clkr.hw,
816 .clkr = {
822 &gcc_ufs_phy_axi_clk_src.clkr.hw,
836 .clkr = {
842 &gcc_ufs_phy_axi_clk_src.clkr.hw,
856 .clkr = {
862 &gcc_usb30_prim_master_clk_src.clkr.hw,
876 .clkr = {
891 .clkr = {
907 .clkr = {
922 .clkr = {
937 .clkr = {
950 .clkr = {
966 .clkr = {
979 .clkr = {
992 .clkr = {
1007 .clkr = {
1013 &gcc_usb30_prim_master_clk_src.clkr.hw,
1027 .clkr = {
1033 &gcc_cpuss_ahb_clk_src.clkr.hw,
1047 .clkr = {
1061 .clkr = {
1076 .clkr = {
1091 .clkr = {
1107 .clkr = {
1122 .clkr = {
1137 .clkr = {
1150 .clkr = {
1156 &gpll0.clkr.hw,
1169 .clkr = {
1182 .clkr = {
1195 .clkr = {
1201 &gcc_gp1_clk_src.clkr.hw,
1213 .clkr = {
1219 &gcc_gp2_clk_src.clkr.hw,
1231 .clkr = {
1237 &gcc_gp3_clk_src.clkr.hw,
1251 .clkr = {
1264 .clkr = {
1270 &gpll0.clkr.hw,
1280 .clkr = {
1286 &gcc_gpu_gpll0_main_div_clk_src.clkr.hw,
1299 .clkr = {
1314 .clkr = {
1329 .clkr = {
1344 .clkr = {
1357 .clkr = {
1370 .clkr = {
1385 .clkr = {
1401 .clkr = {
1413 .clkr = {
1419 &gpll0.clkr.hw,
1429 .clkr = {
1435 &gcc_npu_pll0_main_div_clk_src.clkr.hw,
1446 .clkr = {
1452 &gcc_pdm2_clk_src.clkr.hw,
1466 .clkr = {
1479 .clkr = {
1494 .clkr = {
1507 .clkr = {
1520 .clkr = {
1533 .clkr = {
1539 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
1551 .clkr = {
1557 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
1569 .clkr = {
1575 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
1587 .clkr = {
1593 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
1605 .clkr = {
1611 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
1623 .clkr = {
1629 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
1641 .clkr = {
1654 .clkr = {
1667 .clkr = {
1673 &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
1685 .clkr = {
1691 &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
1703 .clkr = {
1709 &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
1721 .clkr = {
1727 &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
1739 .clkr = {
1745 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
1757 .clkr = {
1763 &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
1777 .clkr = {
1792 .clkr = {
1807 .clkr = {
1822 .clkr = {
1835 .clkr = {
1848 .clkr = {
1854 &gcc_sdcc1_apps_clk_src.clkr.hw,
1868 .clkr = {
1874 &gcc_sdcc1_ice_core_clk_src.clkr.hw,
1886 .clkr = {
1899 .clkr = {
1905 &gcc_sdcc2_apps_clk_src.clkr.hw,
1919 .clkr = {
1925 &gcc_cpuss_ahb_clk_src.clkr.hw,
1937 .clkr = {
1952 .clkr = {
1967 .clkr = {
1973 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1987 .clkr = {
1993 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2007 .clkr = {
2013 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2027 .clkr = {
2033 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2047 .clkr = {
2053 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2065 .clkr = {
2078 .clkr = {
2091 .clkr = {
2106 .clkr = {
2112 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2126 .clkr = {
2132 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2144 .clkr = {
2150 &gcc_usb30_prim_master_clk_src.clkr.hw,
2162 .clkr = {
2168 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
2180 .clkr = {
2193 .clkr = {
2206 .clkr = {
2212 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2224 .clkr = {
2230 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2244 .clkr = {
2259 .clkr = {
2275 .clkr = {
2290 .clkr = {
2303 .clkr = {
2349 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
2350 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
2351 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2352 [GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
2353 [GCC_CAMERA_AXI_CLK] = &gcc_camera_axi_clk.clkr,
2355 &gcc_camera_throttle_nrt_axi_clk.clkr,
2356 [GCC_CAMERA_THROTTLE_RT_AXI_CLK] = &gcc_camera_throttle_rt_axi_clk.clkr,
2357 [GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
2358 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
2359 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
2360 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
2361 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
2362 [GCC_CPUSS_AHB_CLK] = &gcc_cpuss_ahb_clk.clkr,
2363 [GCC_CPUSS_AHB_CLK_SRC] = &gcc_cpuss_ahb_clk_src.clkr,
2364 [GCC_CPUSS_GNOC_CLK] = &gcc_cpuss_gnoc_clk.clkr,
2365 [GCC_CPUSS_RBCPR_CLK] = &gcc_cpuss_rbcpr_clk.clkr,
2366 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
2367 [GCC_DISP_AHB_CLK] = &gcc_disp_ahb_clk.clkr,
2368 [GCC_DISP_AXI_CLK] = &gcc_disp_axi_clk.clkr,
2369 [GCC_DISP_CC_SLEEP_CLK] = &gcc_disp_cc_sleep_clk.clkr,
2370 [GCC_DISP_CC_XO_CLK] = &gcc_disp_cc_xo_clk.clkr,
2371 [GCC_DISP_GPLL0_CLK] = &gcc_disp_gpll0_clk.clkr,
2372 [GCC_DISP_THROTTLE_AXI_CLK] = &gcc_disp_throttle_axi_clk.clkr,
2373 [GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
2374 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2375 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
2376 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2377 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
2378 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2379 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
2380 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2381 [GCC_GPU_GPLL0_CLK] = &gcc_gpu_gpll0_clk.clkr,
2382 [GCC_GPU_GPLL0_DIV_CLK] = &gcc_gpu_gpll0_div_clk.clkr,
2383 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
2384 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2385 [GCC_NPU_AXI_CLK] = &gcc_npu_axi_clk.clkr,
2386 [GCC_NPU_BWMON_AXI_CLK] = &gcc_npu_bwmon_axi_clk.clkr,
2387 [GCC_NPU_BWMON_DMA_CFG_AHB_CLK] = &gcc_npu_bwmon_dma_cfg_ahb_clk.clkr,
2388 [GCC_NPU_BWMON_DSP_CFG_AHB_CLK] = &gcc_npu_bwmon_dsp_cfg_ahb_clk.clkr,
2389 [GCC_NPU_CFG_AHB_CLK] = &gcc_npu_cfg_ahb_clk.clkr,
2390 [GCC_NPU_DMA_CLK] = &gcc_npu_dma_clk.clkr,
2391 [GCC_NPU_GPLL0_CLK] = &gcc_npu_gpll0_clk.clkr,
2392 [GCC_NPU_GPLL0_DIV_CLK] = &gcc_npu_gpll0_div_clk.clkr,
2393 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2394 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
2395 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2396 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2397 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2398 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
2399 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
2400 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
2401 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
2402 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
2403 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
2404 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
2405 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
2406 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
2407 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
2408 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
2409 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
2410 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
2411 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
2412 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
2413 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
2414 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
2415 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
2416 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
2417 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
2418 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
2419 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
2420 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
2421 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
2422 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
2423 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
2424 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
2425 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
2426 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
2427 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
2428 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
2429 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
2430 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2431 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2432 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
2433 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2434 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &gcc_sdcc1_ice_core_clk_src.clkr,
2435 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2436 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2437 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
2438 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
2439 [GCC_UFS_MEM_CLKREF_CLK] = &gcc_ufs_mem_clkref_clk.clkr,
2440 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
2441 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
2442 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
2443 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
2444 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
2445 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
2446 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
2447 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
2448 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
2449 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
2450 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
2452 &gcc_ufs_phy_unipro_core_clk_src.clkr,
2453 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
2454 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
2455 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
2457 &gcc_usb30_prim_mock_utmi_clk_src.clkr,
2458 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
2459 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
2460 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
2461 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
2462 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
2463 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
2464 [GCC_VIDEO_AHB_CLK] = &gcc_video_ahb_clk.clkr,
2465 [GCC_VIDEO_AXI_CLK] = &gcc_video_axi_clk.clkr,
2466 [GCC_VIDEO_THROTTLE_AXI_CLK] = &gcc_video_throttle_axi_clk.clkr,
2467 [GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
2468 [GPLL0] = &gpll0.clkr,
2469 [GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
2470 [GPLL0_OUT_ODD] = &gpll0_out_odd.clkr,
2471 [GPLL6] = &gpll6.clkr,
2472 [GPLL6_OUT_EVEN] = &gpll6_out_even.clkr,
2473 [GPLL7] = &gpll7.clkr,
2474 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
2475 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
2477 &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
2479 &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
2481 &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
2482 [GCC_GPU_GPLL0_MAIN_DIV_CLK_SRC] = &gcc_gpu_gpll0_main_div_clk_src.clkr,
2483 [GCC_NPU_PLL0_MAIN_DIV_CLK_SRC] = &gcc_npu_pll0_main_div_clk_src.clkr,