Lines Matching refs:clkr
61 .clkr = {
87 .clkr.hw.init = &(struct clk_init_data){
89 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
107 .clkr.hw.init = &(struct clk_init_data){
109 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
129 .clkr = {
155 .clkr.hw.init = &(struct clk_init_data){
157 .parent_hws = (const struct clk_hw *[]){ &gpll10.clkr.hw },
181 .clkr = {
207 .clkr.hw.init = &(struct clk_init_data){
209 .parent_hws = (const struct clk_hw *[]){ &gpll11.clkr.hw },
221 .clkr = {
240 .clkr = {
266 .clkr.hw.init = &(struct clk_init_data){
268 .parent_hws = (const struct clk_hw *[]){ &gpll4.clkr.hw },
279 .clkr = {
305 .clkr.hw.init = &(struct clk_init_data){
307 .parent_hws = (const struct clk_hw *[]){ &gpll6.clkr.hw },
318 .clkr = {
344 .clkr.hw.init = &(struct clk_init_data){
346 .parent_hws = (const struct clk_hw *[]){ &gpll7.clkr.hw },
373 .clkr = {
399 .clkr.hw.init = &(struct clk_init_data){
401 .parent_hws = (const struct clk_hw *[]){ &gpll8.clkr.hw },
423 .clkr = {
449 .clkr.hw.init = &(struct clk_init_data){
451 .parent_hws = (const struct clk_hw *[]){ &gpll9.clkr.hw },
466 { .hw = &gpll0.clkr.hw },
467 { .hw = &gpll0_out_aux2.clkr.hw },
479 { .hw = &gpll0.clkr.hw },
480 { .hw = &gpll0_out_aux2.clkr.hw },
481 { .hw = &gpll6_out_main.clkr.hw },
493 { .hw = &gpll0.clkr.hw },
494 { .hw = &gpll0_out_aux2.clkr.hw },
508 { .hw = &gpll0.clkr.hw },
509 { .hw = &gpll9.clkr.hw },
510 { .hw = &gpll10_out_main.clkr.hw },
511 { .hw = &gpll9_out_main.clkr.hw },
523 { .hw = &gpll0.clkr.hw },
524 { .hw = &gpll0_out_aux2.clkr.hw },
525 { .hw = &gpll4_out_main.clkr.hw },
539 { .hw = &gpll0.clkr.hw },
540 { .hw = &gpll8.clkr.hw },
541 { .hw = &gpll10_out_main.clkr.hw },
542 { .hw = &gpll8_out_main.clkr.hw },
543 { .hw = &gpll9_out_main.clkr.hw },
558 { .hw = &gpll0.clkr.hw },
559 { .hw = &gpll8.clkr.hw },
560 { .hw = &gpll10_out_main.clkr.hw },
561 { .hw = &gpll6_out_main.clkr.hw },
562 { .hw = &gpll9_out_main.clkr.hw },
563 { .hw = &gpll3.clkr.hw },
577 { .hw = &gpll0.clkr.hw },
578 { .hw = &gpll0_out_aux2.clkr.hw },
579 { .hw = &gpll10_out_main.clkr.hw },
580 { .hw = &gpll4_out_main.clkr.hw },
581 { .hw = &gpll3.clkr.hw },
596 { .hw = &gpll0.clkr.hw },
597 { .hw = &gpll8.clkr.hw },
598 { .hw = &gpll10_out_main.clkr.hw },
599 { .hw = &gpll8_out_main.clkr.hw },
600 { .hw = &gpll9_out_main.clkr.hw },
601 { .hw = &gpll3.clkr.hw },
616 { .hw = &gpll0.clkr.hw },
617 { .hw = &gpll0_out_aux2.clkr.hw },
618 { .hw = &gpll10_out_main.clkr.hw },
619 { .hw = &gpll8_out_main.clkr.hw },
620 { .hw = &gpll9_out_main.clkr.hw },
621 { .hw = &gpll3.clkr.hw },
635 { .hw = &gpll0.clkr.hw },
636 { .hw = &gpll8.clkr.hw },
637 { .hw = &gpll10_out_main.clkr.hw },
638 { .hw = &gpll6.clkr.hw },
639 { .hw = &gpll9_out_main.clkr.hw },
652 { .hw = &gpll0.clkr.hw },
653 { .hw = &gpll0_out_aux2.clkr.hw },
654 { .hw = &gpll7_out_main.clkr.hw },
655 { .hw = &gpll4_out_main.clkr.hw },
675 { .hw = &gpll11_out_main.clkr.hw },
692 .clkr.hw.init = &(struct clk_init_data){
713 .clkr.hw.init = &(struct clk_init_data){
736 .clkr.hw.init = &(struct clk_init_data){
751 .clkr.hw.init = &(struct clk_init_data){
766 .clkr.hw.init = &(struct clk_init_data){
788 .clkr.hw.init = &(struct clk_init_data){
803 .clkr.hw.init = &(struct clk_init_data){
818 .clkr.hw.init = &(struct clk_init_data){
833 .clkr.hw.init = &(struct clk_init_data){
855 .clkr.hw.init = &(struct clk_init_data){
879 .clkr.hw.init = &(struct clk_init_data){
914 .clkr.hw.init = &(struct clk_init_data){
939 .clkr.hw.init = &(struct clk_init_data){
954 .clkr.hw.init = &(struct clk_init_data){
969 .clkr.hw.init = &(struct clk_init_data){
984 .clkr.hw.init = &(struct clk_init_data){
999 .clkr.hw.init = &(struct clk_init_data){
1022 .clkr.hw.init = &(struct clk_init_data){
1044 .clkr.hw.init = &(struct clk_init_data){
1067 .clkr.hw.init = &(struct clk_init_data){
1081 .clkr.hw.init = &(struct clk_init_data){
1095 .clkr.hw.init = &(struct clk_init_data){
1115 .clkr.hw.init = &(struct clk_init_data){
1156 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
1172 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
1188 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
1204 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
1220 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
1236 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
1257 .clkr.hw.init = &(struct clk_init_data){
1280 .clkr.hw.init = &(struct clk_init_data){
1304 .clkr.hw.init = &(struct clk_init_data){
1328 .clkr.hw.init = &(struct clk_init_data){
1350 .clkr.hw.init = &(struct clk_init_data){
1370 .clkr.hw.init = &(struct clk_init_data){
1391 .clkr.hw.init = &(struct clk_init_data){
1413 .clkr.hw.init = &(struct clk_init_data){
1432 .clkr.hw.init = &(struct clk_init_data){
1444 .clkr.hw.init = &(struct clk_init_data) {
1447 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw },
1459 .clkr.hw.init = &(struct clk_init_data){
1481 .clkr.hw.init = &(struct clk_init_data){
1495 .clkr = {
1510 .clkr = {
1525 .clkr = {
1540 .clkr = {
1555 .clkr = {
1570 .clkr = {
1585 .clkr = {
1599 .clkr = {
1613 .clkr = {
1619 &gcc_camss_axi_clk_src.clkr.hw,
1633 .clkr = {
1648 .clkr = {
1661 .clkr = {
1667 &gcc_camss_cci_clk_src.clkr.hw,
1679 .clkr = {
1685 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1697 .clkr = {
1703 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1715 .clkr = {
1721 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1733 .clkr = {
1739 &gcc_camss_csi0phytimer_clk_src.clkr.hw,
1751 .clkr = {
1757 &gcc_camss_csi1phytimer_clk_src.clkr.hw,
1769 .clkr = {
1775 &gcc_camss_csi2phytimer_clk_src.clkr.hw,
1787 .clkr = {
1793 &gcc_camss_mclk0_clk_src.clkr.hw,
1805 .clkr = {
1811 &gcc_camss_mclk1_clk_src.clkr.hw,
1823 .clkr = {
1829 &gcc_camss_mclk2_clk_src.clkr.hw,
1841 .clkr = {
1847 &gcc_camss_mclk3_clk_src.clkr.hw,
1859 .clkr = {
1872 .clkr = {
1878 &gcc_camss_ope_ahb_clk_src.clkr.hw,
1890 .clkr = {
1896 &gcc_camss_ope_clk_src.clkr.hw,
1908 .clkr = {
1921 .clkr = {
1927 &gcc_camss_tfe_0_clk_src.clkr.hw,
1939 .clkr = {
1945 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1957 .clkr = {
1963 &gcc_camss_tfe_0_csid_clk_src.clkr.hw,
1975 .clkr = {
1981 &gcc_camss_tfe_1_clk_src.clkr.hw,
1993 .clkr = {
1999 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
2011 .clkr = {
2017 &gcc_camss_tfe_1_csid_clk_src.clkr.hw,
2029 .clkr = {
2035 &gcc_camss_tfe_2_clk_src.clkr.hw,
2047 .clkr = {
2053 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
2065 .clkr = {
2071 &gcc_camss_tfe_2_csid_clk_src.clkr.hw,
2083 .clkr = {
2089 &gcc_camss_top_ahb_clk_src.clkr.hw,
2103 .clkr = {
2109 &gcc_usb30_prim_master_clk_src.clkr.hw,
2123 .clkr = {
2139 .clkr = {
2154 .clkr.hw.init = &(struct clk_init_data) {
2156 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2164 .clkr = {
2170 &gcc_disp_gpll0_clk_src.clkr.hw,
2184 .clkr = {
2199 .clkr = {
2212 .clkr = {
2226 .clkr = {
2232 &gcc_gp1_clk_src.clkr.hw,
2244 .clkr = {
2250 &gcc_gp2_clk_src.clkr.hw,
2262 .clkr = {
2268 &gcc_gp3_clk_src.clkr.hw,
2282 .clkr = {
2295 .clkr = {
2301 &gpll0.clkr.hw,
2312 .clkr = {
2318 &gpll0_out_aux2.clkr.hw,
2330 .clkr = {
2345 .clkr = {
2358 .clkr = {
2373 .clkr = {
2386 .clkr = {
2392 &gcc_pdm2_clk_src.clkr.hw,
2406 .clkr = {
2419 .clkr = {
2434 .clkr = {
2449 .clkr = {
2464 .clkr = {
2479 .clkr = {
2494 .clkr = {
2509 .clkr = {
2522 .clkr = {
2535 .clkr = {
2548 .clkr = {
2554 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
2566 .clkr = {
2572 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
2584 .clkr = {
2590 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
2602 .clkr = {
2608 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
2620 .clkr = {
2626 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
2638 .clkr = {
2644 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
2658 .clkr = {
2673 .clkr = {
2686 .clkr = {
2699 .clkr = {
2705 &gcc_sdcc1_apps_clk_src.clkr.hw,
2719 .clkr = {
2725 &gcc_sdcc1_ice_core_clk_src.clkr.hw,
2737 .clkr = {
2750 .clkr = {
2756 &gcc_sdcc2_apps_clk_src.clkr.hw,
2770 .clkr = {
2784 .clkr = {
2790 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2804 .clkr = {
2810 &gcc_usb30_prim_master_clk_src.clkr.hw,
2822 .clkr = {
2837 .clkr = {
2852 .clkr = {
2858 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2872 .clkr = {
2878 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2892 .clkr = {
2898 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2910 .clkr = {
2923 .clkr = {
2938 .clkr = {
2944 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2956 .clkr = {
2962 &gcc_usb30_prim_master_clk_src.clkr.hw,
2974 .clkr = {
2980 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr.hw,
2992 .clkr = {
3005 .clkr = {
3018 .clkr = {
3024 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
3038 .clkr = {
3051 .clkr = {
3064 .clkr = {
3077 .clkr = {
3092 .clkr = {
3107 .clkr = {
3122 .clkr = {
3137 .clkr = {
3143 &gcc_video_venus_clk_src.clkr.hw,
3155 .clkr = {
3161 &gcc_video_venus_clk_src.clkr.hw,
3173 .clkr = {
3260 [GCC_AHB2PHY_CSI_CLK] = &gcc_ahb2phy_csi_clk.clkr,
3261 [GCC_AHB2PHY_USB_CLK] = &gcc_ahb2phy_usb_clk.clkr,
3262 [GCC_BIMC_GPU_AXI_CLK] = &gcc_bimc_gpu_axi_clk.clkr,
3263 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3264 [GCC_CAM_THROTTLE_NRT_CLK] = &gcc_cam_throttle_nrt_clk.clkr,
3265 [GCC_CAM_THROTTLE_RT_CLK] = &gcc_cam_throttle_rt_clk.clkr,
3266 [GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
3267 [GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
3268 [GCC_CAMSS_AXI_CLK] = &gcc_camss_axi_clk.clkr,
3269 [GCC_CAMSS_AXI_CLK_SRC] = &gcc_camss_axi_clk_src.clkr,
3270 [GCC_CAMSS_CAMNOC_ATB_CLK] = &gcc_camss_camnoc_atb_clk.clkr,
3271 [GCC_CAMSS_CAMNOC_NTS_XO_CLK] = &gcc_camss_camnoc_nts_xo_clk.clkr,
3272 [GCC_CAMSS_CCI_0_CLK] = &gcc_camss_cci_0_clk.clkr,
3273 [GCC_CAMSS_CCI_CLK_SRC] = &gcc_camss_cci_clk_src.clkr,
3274 [GCC_CAMSS_CPHY_0_CLK] = &gcc_camss_cphy_0_clk.clkr,
3275 [GCC_CAMSS_CPHY_1_CLK] = &gcc_camss_cphy_1_clk.clkr,
3276 [GCC_CAMSS_CPHY_2_CLK] = &gcc_camss_cphy_2_clk.clkr,
3277 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
3278 [GCC_CAMSS_CSI0PHYTIMER_CLK_SRC] = &gcc_camss_csi0phytimer_clk_src.clkr,
3279 [GCC_CAMSS_CSI1PHYTIMER_CLK] = &gcc_camss_csi1phytimer_clk.clkr,
3280 [GCC_CAMSS_CSI1PHYTIMER_CLK_SRC] = &gcc_camss_csi1phytimer_clk_src.clkr,
3281 [GCC_CAMSS_CSI2PHYTIMER_CLK] = &gcc_camss_csi2phytimer_clk.clkr,
3282 [GCC_CAMSS_CSI2PHYTIMER_CLK_SRC] = &gcc_camss_csi2phytimer_clk_src.clkr,
3283 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
3284 [GCC_CAMSS_MCLK0_CLK_SRC] = &gcc_camss_mclk0_clk_src.clkr,
3285 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
3286 [GCC_CAMSS_MCLK1_CLK_SRC] = &gcc_camss_mclk1_clk_src.clkr,
3287 [GCC_CAMSS_MCLK2_CLK] = &gcc_camss_mclk2_clk.clkr,
3288 [GCC_CAMSS_MCLK2_CLK_SRC] = &gcc_camss_mclk2_clk_src.clkr,
3289 [GCC_CAMSS_MCLK3_CLK] = &gcc_camss_mclk3_clk.clkr,
3290 [GCC_CAMSS_MCLK3_CLK_SRC] = &gcc_camss_mclk3_clk_src.clkr,
3291 [GCC_CAMSS_NRT_AXI_CLK] = &gcc_camss_nrt_axi_clk.clkr,
3292 [GCC_CAMSS_OPE_AHB_CLK] = &gcc_camss_ope_ahb_clk.clkr,
3293 [GCC_CAMSS_OPE_AHB_CLK_SRC] = &gcc_camss_ope_ahb_clk_src.clkr,
3294 [GCC_CAMSS_OPE_CLK] = &gcc_camss_ope_clk.clkr,
3295 [GCC_CAMSS_OPE_CLK_SRC] = &gcc_camss_ope_clk_src.clkr,
3296 [GCC_CAMSS_RT_AXI_CLK] = &gcc_camss_rt_axi_clk.clkr,
3297 [GCC_CAMSS_TFE_0_CLK] = &gcc_camss_tfe_0_clk.clkr,
3298 [GCC_CAMSS_TFE_0_CLK_SRC] = &gcc_camss_tfe_0_clk_src.clkr,
3299 [GCC_CAMSS_TFE_0_CPHY_RX_CLK] = &gcc_camss_tfe_0_cphy_rx_clk.clkr,
3300 [GCC_CAMSS_TFE_0_CSID_CLK] = &gcc_camss_tfe_0_csid_clk.clkr,
3301 [GCC_CAMSS_TFE_0_CSID_CLK_SRC] = &gcc_camss_tfe_0_csid_clk_src.clkr,
3302 [GCC_CAMSS_TFE_1_CLK] = &gcc_camss_tfe_1_clk.clkr,
3303 [GCC_CAMSS_TFE_1_CLK_SRC] = &gcc_camss_tfe_1_clk_src.clkr,
3304 [GCC_CAMSS_TFE_1_CPHY_RX_CLK] = &gcc_camss_tfe_1_cphy_rx_clk.clkr,
3305 [GCC_CAMSS_TFE_1_CSID_CLK] = &gcc_camss_tfe_1_csid_clk.clkr,
3306 [GCC_CAMSS_TFE_1_CSID_CLK_SRC] = &gcc_camss_tfe_1_csid_clk_src.clkr,
3307 [GCC_CAMSS_TFE_2_CLK] = &gcc_camss_tfe_2_clk.clkr,
3308 [GCC_CAMSS_TFE_2_CLK_SRC] = &gcc_camss_tfe_2_clk_src.clkr,
3309 [GCC_CAMSS_TFE_2_CPHY_RX_CLK] = &gcc_camss_tfe_2_cphy_rx_clk.clkr,
3310 [GCC_CAMSS_TFE_2_CSID_CLK] = &gcc_camss_tfe_2_csid_clk.clkr,
3311 [GCC_CAMSS_TFE_2_CSID_CLK_SRC] = &gcc_camss_tfe_2_csid_clk_src.clkr,
3312 [GCC_CAMSS_TFE_CPHY_RX_CLK_SRC] = &gcc_camss_tfe_cphy_rx_clk_src.clkr,
3313 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
3314 [GCC_CAMSS_TOP_AHB_CLK_SRC] = &gcc_camss_top_ahb_clk_src.clkr,
3315 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
3316 [GCC_CPUSS_GNOC_CLK] = &gcc_cpuss_gnoc_clk.clkr,
3317 [GCC_DISP_AHB_CLK] = &gcc_disp_ahb_clk.clkr,
3318 [GCC_DISP_GPLL0_CLK_SRC] = &gcc_disp_gpll0_clk_src.clkr,
3319 [GCC_DISP_GPLL0_DIV_CLK_SRC] = &gcc_disp_gpll0_div_clk_src.clkr,
3320 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
3321 [GCC_DISP_THROTTLE_CORE_CLK] = &gcc_disp_throttle_core_clk.clkr,
3322 [GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
3323 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3324 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
3325 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3326 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
3327 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3328 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
3329 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
3330 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
3331 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
3332 [GCC_GPU_IREF_CLK] = &gcc_gpu_iref_clk.clkr,
3333 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
3334 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
3335 [GCC_GPU_THROTTLE_CORE_CLK] = &gcc_gpu_throttle_core_clk.clkr,
3336 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3337 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
3338 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3339 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3340 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3341 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
3342 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
3343 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
3344 [GCC_QMIP_GPU_CFG_AHB_CLK] = &gcc_qmip_gpu_cfg_ahb_clk.clkr,
3345 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
3346 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
3347 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
3348 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
3349 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
3350 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
3351 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
3352 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
3353 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
3354 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
3355 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
3356 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
3357 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
3358 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
3359 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
3360 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
3361 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
3362 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3363 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3364 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
3365 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
3366 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &gcc_sdcc1_ice_core_clk_src.clkr,
3367 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3368 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3369 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
3370 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
3371 [GCC_SYS_NOC_UFS_PHY_AXI_CLK] = &gcc_sys_noc_ufs_phy_axi_clk.clkr,
3372 [GCC_SYS_NOC_USB3_PRIM_AXI_CLK] = &gcc_sys_noc_usb3_prim_axi_clk.clkr,
3373 [GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
3374 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
3375 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
3376 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
3377 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
3378 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
3379 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
3380 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
3381 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
3382 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
3383 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
3385 &gcc_ufs_phy_unipro_core_clk_src.clkr,
3386 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
3387 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
3388 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
3390 &gcc_usb30_prim_mock_utmi_clk_src.clkr,
3392 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr,
3393 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
3394 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
3395 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
3396 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
3397 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
3398 [GCC_VCODEC0_AXI_CLK] = &gcc_vcodec0_axi_clk.clkr,
3399 [GCC_VENUS_AHB_CLK] = &gcc_venus_ahb_clk.clkr,
3400 [GCC_VENUS_CTL_AXI_CLK] = &gcc_venus_ctl_axi_clk.clkr,
3401 [GCC_VIDEO_AHB_CLK] = &gcc_video_ahb_clk.clkr,
3402 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
3403 [GCC_VIDEO_THROTTLE_CORE_CLK] = &gcc_video_throttle_core_clk.clkr,
3404 [GCC_VIDEO_VCODEC0_SYS_CLK] = &gcc_video_vcodec0_sys_clk.clkr,
3405 [GCC_VIDEO_VENUS_CLK_SRC] = &gcc_video_venus_clk_src.clkr,
3406 [GCC_VIDEO_VENUS_CTL_CLK] = &gcc_video_venus_ctl_clk.clkr,
3407 [GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
3408 [GPLL0] = &gpll0.clkr,
3409 [GPLL0_OUT_AUX2] = &gpll0_out_aux2.clkr,
3410 [GPLL0_OUT_MAIN] = &gpll0_out_main.clkr,
3411 [GPLL10] = &gpll10.clkr,
3412 [GPLL10_OUT_MAIN] = &gpll10_out_main.clkr,
3413 [GPLL11] = &gpll11.clkr,
3414 [GPLL11_OUT_MAIN] = &gpll11_out_main.clkr,
3415 [GPLL3] = &gpll3.clkr,
3416 [GPLL4] = &gpll4.clkr,
3417 [GPLL4_OUT_MAIN] = &gpll4_out_main.clkr,
3418 [GPLL6] = &gpll6.clkr,
3419 [GPLL6_OUT_MAIN] = &gpll6_out_main.clkr,
3420 [GPLL7] = &gpll7.clkr,
3421 [GPLL7_OUT_MAIN] = &gpll7_out_main.clkr,
3422 [GPLL8] = &gpll8.clkr,
3423 [GPLL8_OUT_MAIN] = &gpll8_out_main.clkr,
3424 [GPLL9] = &gpll9.clkr,
3425 [GPLL9_OUT_MAIN] = &gpll9_out_main.clkr,