Lines Matching refs:clkr
52 .clkr = {
81 .clkr.hw.init = &(struct clk_init_data){
83 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
94 .clkr = {
113 .clkr = {
132 .clkr = {
154 { .hw = &gpll0.clkr.hw },
155 { .hw = &gpll0_out_even.clkr.hw },
167 { .hw = &gpll0.clkr.hw },
169 { .hw = &gpll0_out_even.clkr.hw },
194 { .hw = &gpll0.clkr.hw },
197 { .hw = &gpll1.clkr.hw },
198 { .hw = &gpll4.clkr.hw },
199 { .hw = &gpll0_out_even.clkr.hw },
217 { .hw = &gpll0.clkr.hw },
229 { .hw = &gpll0.clkr.hw },
230 { .hw = &gpll7.clkr.hw },
231 { .hw = &gpll0_out_even.clkr.hw },
244 { .hw = &gpll0.clkr.hw },
246 { .hw = &gpll4.clkr.hw },
247 { .hw = &gpll0_out_even.clkr.hw },
259 { .hw = &gpll0.clkr.hw },
261 { .hw = &gpll0_out_even.clkr.hw },
277 .clkr.hw.init = &(struct clk_init_data){
300 .clkr.hw.init = &(struct clk_init_data){
326 .clkr.hw.init = &(struct clk_init_data){
350 .clkr.hw.init = &(struct clk_init_data){
365 .clkr.hw.init = &(struct clk_init_data){
380 .clkr.hw.init = &(struct clk_init_data){
395 .clkr.hw.init = &(struct clk_init_data){
410 .clkr.hw.init = &(struct clk_init_data){
436 .clkr.hw.init = &(struct clk_init_data){
457 .clkr.hw.init = &(struct clk_init_data){
472 .clkr.hw.init = &(struct clk_init_data){
487 .clkr.hw.init = &(struct clk_init_data){
502 .clkr.hw.init = &(struct clk_init_data){
523 .clkr.hw.init = &(struct clk_init_data){
545 .clkr.hw.init = &(struct clk_init_data){
568 .clkr.hw.init = &(struct clk_init_data){
583 .clkr.hw.init = &(struct clk_init_data){
619 .clkr.hw.init = &(struct clk_init_data){
634 .clkr.hw.init = &(struct clk_init_data){
649 .clkr.hw.init = &(struct clk_init_data){
664 .clkr.hw.init = &(struct clk_init_data){
679 .clkr.hw.init = &(struct clk_init_data){
694 .clkr.hw.init = &(struct clk_init_data){
709 .clkr.hw.init = &(struct clk_init_data){
724 .clkr.hw.init = &(struct clk_init_data){
739 .clkr.hw.init = &(struct clk_init_data){
754 .clkr.hw.init = &(struct clk_init_data){
769 .clkr.hw.init = &(struct clk_init_data){
784 .clkr.hw.init = &(struct clk_init_data){
799 .clkr.hw.init = &(struct clk_init_data){
814 .clkr.hw.init = &(struct clk_init_data){
829 .clkr.hw.init = &(struct clk_init_data){
844 .clkr.hw.init = &(struct clk_init_data){
859 .clkr.hw.init = &(struct clk_init_data){
874 .clkr.hw.init = &(struct clk_init_data){
889 .clkr.hw.init = &(struct clk_init_data){
904 .clkr.hw.init = &(struct clk_init_data){
930 .clkr.hw.init = &(struct clk_init_data){
955 .clkr.hw.init = &(struct clk_init_data){
975 .clkr.hw.init = &(struct clk_init_data){
998 .clkr.hw.init = &(struct clk_init_data){
1013 .clkr.hw.init = &(struct clk_init_data){
1033 .clkr.hw.init = &(struct clk_init_data){
1048 .clkr.hw.init = &(struct clk_init_data){
1072 .clkr.hw.init = &(struct clk_init_data){
1094 .clkr.hw.init = &(struct clk_init_data){
1109 .clkr.hw.init = &(struct clk_init_data){
1131 .clkr.hw.init = &(struct clk_init_data){
1155 .clkr.hw.init = &(struct clk_init_data){
1170 .clkr.hw.init = &(struct clk_init_data){
1185 .clkr.hw.init = &(struct clk_init_data){
1200 .clkr.hw.init = &(struct clk_init_data){
1224 .clkr.hw.init = &(struct clk_init_data){
1247 .clkr.hw.init = &(struct clk_init_data){
1262 .clkr.hw.init = &(struct clk_init_data){
1277 .clkr.hw.init = &(struct clk_init_data){
1292 .clkr.hw.init = &(struct clk_init_data){
1307 .clkr.hw.init = &(struct clk_init_data){
1322 .clkr.hw.init = &(struct clk_init_data){
1337 .clkr.hw.init = &(struct clk_init_data){
1352 .clkr.hw.init = &(struct clk_init_data){
1364 .clkr = {
1379 .clkr = {
1385 &gcc_ufs_card_axi_clk_src.clkr.hw
1399 .clkr = {
1405 &gcc_aggre_ufs_card_axi_clk.clkr.hw
1419 .clkr = {
1425 &gcc_ufs_phy_axi_clk_src.clkr.hw
1439 .clkr = {
1445 &gcc_aggre_ufs_phy_axi_clk.clkr.hw
1457 .clkr = {
1463 &gcc_usb30_mp_master_clk_src.clkr.hw
1475 .clkr = {
1481 &gcc_usb30_prim_master_clk_src.clkr.hw
1493 .clkr = {
1499 &gcc_usb30_sec_master_clk_src.clkr.hw
1513 .clkr = {
1526 .clkr = {
1539 .clkr = {
1552 .clkr = {
1558 &gcc_usb30_mp_master_clk_src.clkr.hw
1570 .clkr = {
1576 &gcc_usb30_prim_master_clk_src.clkr.hw
1588 .clkr = {
1594 &gcc_usb30_sec_master_clk_src.clkr.hw
1607 .clkr = {
1613 &gcc_cpuss_ahb_clk_src.clkr.hw
1625 .clkr = {
1638 .clkr = {
1651 .clkr = {
1664 .clkr = {
1677 .clkr = {
1690 .clkr = {
1696 &gcc_emac_ptp_clk_src.clkr.hw
1708 .clkr = {
1714 &gcc_emac_rgmii_clk_src.clkr.hw
1728 .clkr = {
1741 .clkr = {
1747 &gcc_gp1_clk_src.clkr.hw
1759 .clkr = {
1765 &gcc_gp2_clk_src.clkr.hw
1777 .clkr = {
1783 &gcc_gp3_clk_src.clkr.hw
1795 .clkr = {
1801 &gcc_gp4_clk_src.clkr.hw
1813 .clkr = {
1819 &gcc_gp5_clk_src.clkr.hw
1830 .clkr = {
1835 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
1845 .clkr = {
1851 &gpll0_out_even.clkr.hw
1863 .clkr = {
1876 .clkr = {
1889 .clkr = {
1902 .clkr = {
1908 &gcc_npu_axi_clk_src.clkr.hw
1919 .clkr = {
1924 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
1934 .clkr = {
1940 &gpll0_out_even.clkr.hw
1952 .clkr = {
1965 .clkr = {
1971 &gcc_pcie_phy_refgen_clk_src.clkr.hw
1983 .clkr = {
1989 &gcc_pcie_phy_refgen_clk_src.clkr.hw
2001 .clkr = {
2007 &gcc_pcie_phy_refgen_clk_src.clkr.hw
2019 .clkr = {
2025 &gcc_pcie_phy_refgen_clk_src.clkr.hw
2037 .clkr = {
2043 &gcc_pcie_0_aux_clk_src.clkr.hw
2057 .clkr = {
2070 .clkr = {
2083 .clkr = {
2096 .clkr = {
2111 .clkr = {
2124 .clkr = {
2137 .clkr = {
2143 &gcc_pcie_1_aux_clk_src.clkr.hw
2157 .clkr = {
2170 .clkr = {
2183 .clkr = {
2196 .clkr = {
2211 .clkr = {
2224 .clkr = {
2237 .clkr = {
2243 &gcc_pcie_2_aux_clk_src.clkr.hw
2257 .clkr = {
2270 .clkr = {
2283 .clkr = {
2296 .clkr = {
2311 .clkr = {
2324 .clkr = {
2337 .clkr = {
2343 &gcc_pcie_3_aux_clk_src.clkr.hw
2357 .clkr = {
2370 .clkr = {
2383 .clkr = {
2396 .clkr = {
2411 .clkr = {
2424 .clkr = {
2437 .clkr = {
2443 &gcc_pcie_0_aux_clk_src.clkr.hw
2455 .clkr = {
2461 &gcc_pdm2_clk_src.clkr.hw
2475 .clkr = {
2488 .clkr = {
2501 .clkr = {
2516 .clkr = {
2531 .clkr = {
2546 .clkr = {
2561 .clkr = {
2576 .clkr = {
2589 .clkr = {
2602 .clkr = {
2608 &gcc_qspi_1_core_clk_src.clkr.hw
2620 .clkr = {
2633 .clkr = {
2639 &gcc_qspi_core_clk_src.clkr.hw
2651 .clkr = {
2657 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw
2669 .clkr = {
2675 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw
2687 .clkr = {
2693 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw
2705 .clkr = {
2711 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw
2723 .clkr = {
2729 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw
2741 .clkr = {
2747 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw
2759 .clkr = {
2765 &gcc_qupv3_wrap0_s6_clk_src.clkr.hw
2777 .clkr = {
2783 &gcc_qupv3_wrap0_s7_clk_src.clkr.hw
2795 .clkr = {
2801 &gcc_qupv3_wrap1_s0_clk_src.clkr.hw
2813 .clkr = {
2819 &gcc_qupv3_wrap1_s1_clk_src.clkr.hw
2831 .clkr = {
2837 &gcc_qupv3_wrap1_s2_clk_src.clkr.hw
2849 .clkr = {
2855 &gcc_qupv3_wrap1_s3_clk_src.clkr.hw
2867 .clkr = {
2873 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw
2885 .clkr = {
2891 &gcc_qupv3_wrap1_s5_clk_src.clkr.hw
2903 .clkr = {
2909 &gcc_qupv3_wrap2_s0_clk_src.clkr.hw
2921 .clkr = {
2927 &gcc_qupv3_wrap2_s1_clk_src.clkr.hw
2939 .clkr = {
2945 &gcc_qupv3_wrap2_s2_clk_src.clkr.hw
2957 .clkr = {
2963 &gcc_qupv3_wrap2_s3_clk_src.clkr.hw
2975 .clkr = {
2981 &gcc_qupv3_wrap2_s4_clk_src.clkr.hw
2993 .clkr = {
2999 &gcc_qupv3_wrap2_s5_clk_src.clkr.hw
3011 .clkr = {
3026 .clkr = {
3039 .clkr = {
3054 .clkr = {
3067 .clkr = {
3082 .clkr = {
3095 .clkr = {
3108 .clkr = {
3114 &gcc_sdcc2_apps_clk_src.clkr.hw
3126 .clkr = {
3139 .clkr = {
3145 &gcc_sdcc4_apps_clk_src.clkr.hw
3158 .clkr = {
3164 &gcc_cpuss_ahb_clk_src.clkr.hw
3176 .clkr = {
3189 .clkr = {
3202 .clkr = {
3208 &gcc_tsif_ref_clk_src.clkr.hw
3222 .clkr = {
3237 .clkr = {
3243 &gcc_ufs_card_2_axi_clk_src.clkr.hw
3257 .clkr = {
3263 &gcc_ufs_card_2_ice_core_clk_src.clkr.hw
3277 .clkr = {
3283 &gcc_ufs_card_2_phy_aux_clk_src.clkr.hw
3295 .clkr = {
3308 .clkr = {
3321 .clkr = {
3336 .clkr = {
3342 &gcc_ufs_card_2_unipro_core_clk_src.clkr.hw
3356 .clkr = {
3371 .clkr = {
3377 &gcc_ufs_card_axi_clk_src.clkr.hw
3391 .clkr = {
3397 &gcc_ufs_card_axi_clk.clkr.hw
3411 .clkr = {
3417 &gcc_ufs_card_ice_core_clk_src.clkr.hw
3431 .clkr = {
3437 &gcc_ufs_card_ice_core_clk.clkr.hw
3451 .clkr = {
3457 &gcc_ufs_card_phy_aux_clk_src.clkr.hw
3471 .clkr = {
3477 &gcc_ufs_card_phy_aux_clk.clkr.hw
3489 .clkr = {
3502 .clkr = {
3515 .clkr = {
3530 .clkr = {
3536 &gcc_ufs_card_unipro_core_clk_src.clkr.hw
3550 .clkr = {
3556 &gcc_ufs_card_unipro_core_clk.clkr.hw
3570 .clkr = {
3585 .clkr = {
3591 &gcc_ufs_phy_axi_clk_src.clkr.hw
3605 .clkr = {
3611 &gcc_ufs_phy_axi_clk.clkr.hw
3625 .clkr = {
3631 &gcc_ufs_phy_ice_core_clk_src.clkr.hw
3645 .clkr = {
3651 &gcc_ufs_phy_ice_core_clk.clkr.hw
3665 .clkr = {
3671 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw
3685 .clkr = {
3691 &gcc_ufs_phy_phy_aux_clk.clkr.hw
3703 .clkr = {
3716 .clkr = {
3729 .clkr = {
3744 .clkr = {
3750 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw
3764 .clkr = {
3770 &gcc_ufs_phy_unipro_core_clk.clkr.hw
3782 .clkr = {
3788 &gcc_usb30_mp_master_clk_src.clkr.hw },
3799 .clkr = {
3805 &gcc_usb30_mp_mock_utmi_clk_src.clkr.hw
3817 .clkr = {
3830 .clkr = {
3836 &gcc_usb30_prim_master_clk_src.clkr.hw },
3847 .clkr = {
3853 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw
3865 .clkr = {
3878 .clkr = {
3884 &gcc_usb30_sec_master_clk_src.clkr.hw },
3895 .clkr = {
3901 &gcc_usb30_sec_mock_utmi_clk_src.clkr.hw
3913 .clkr = {
3926 .clkr = {
3932 &gcc_usb3_mp_phy_aux_clk_src.clkr.hw
3944 .clkr = {
3950 &gcc_usb3_mp_phy_aux_clk_src.clkr.hw
3962 .clkr = {
3975 .clkr = {
3988 .clkr = {
4001 .clkr = {
4007 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw
4019 .clkr = {
4025 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw
4037 .clkr = {
4050 .clkr = {
4063 .clkr = {
4069 &gcc_usb3_sec_phy_aux_clk_src.clkr.hw
4081 .clkr = {
4087 &gcc_usb3_sec_phy_aux_clk_src.clkr.hw
4099 .clkr = {
4112 .clkr = {
4125 .clkr = {
4138 .clkr = {
4248 [GCC_AGGRE_NOC_PCIE_TBU_CLK] = &gcc_aggre_noc_pcie_tbu_clk.clkr,
4249 [GCC_AGGRE_UFS_CARD_AXI_CLK] = &gcc_aggre_ufs_card_axi_clk.clkr,
4250 [GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_card_axi_hw_ctl_clk.clkr,
4251 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
4252 [GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
4253 [GCC_AGGRE_USB3_MP_AXI_CLK] = &gcc_aggre_usb3_mp_axi_clk.clkr,
4254 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
4255 [GCC_AGGRE_USB3_SEC_AXI_CLK] = &gcc_aggre_usb3_sec_axi_clk.clkr,
4256 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
4257 [GCC_CAMERA_HF_AXI_CLK] = &gcc_camera_hf_axi_clk.clkr,
4258 [GCC_CAMERA_SF_AXI_CLK] = &gcc_camera_sf_axi_clk.clkr,
4259 [GCC_CFG_NOC_USB3_MP_AXI_CLK] = &gcc_cfg_noc_usb3_mp_axi_clk.clkr,
4260 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
4261 [GCC_CFG_NOC_USB3_SEC_AXI_CLK] = &gcc_cfg_noc_usb3_sec_axi_clk.clkr,
4262 [GCC_CPUSS_AHB_CLK] = &gcc_cpuss_ahb_clk.clkr,
4263 [GCC_CPUSS_AHB_CLK_SRC] = &gcc_cpuss_ahb_clk_src.clkr,
4264 [GCC_CPUSS_RBCPR_CLK] = &gcc_cpuss_rbcpr_clk.clkr,
4265 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
4266 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
4267 [GCC_DISP_SF_AXI_CLK] = &gcc_disp_sf_axi_clk.clkr,
4268 [GCC_EMAC_AXI_CLK] = &gcc_emac_axi_clk.clkr,
4269 [GCC_EMAC_PTP_CLK] = &gcc_emac_ptp_clk.clkr,
4270 [GCC_EMAC_PTP_CLK_SRC] = &gcc_emac_ptp_clk_src.clkr,
4271 [GCC_EMAC_RGMII_CLK] = &gcc_emac_rgmii_clk.clkr,
4272 [GCC_EMAC_RGMII_CLK_SRC] = &gcc_emac_rgmii_clk_src.clkr,
4273 [GCC_EMAC_SLV_AHB_CLK] = &gcc_emac_slv_ahb_clk.clkr,
4274 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
4275 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
4276 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
4277 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
4278 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
4279 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
4280 [GCC_GP4_CLK] = &gcc_gp4_clk.clkr,
4281 [GCC_GP4_CLK_SRC] = &gcc_gp4_clk_src.clkr,
4282 [GCC_GP5_CLK] = &gcc_gp5_clk.clkr,
4283 [GCC_GP5_CLK_SRC] = &gcc_gp5_clk_src.clkr,
4284 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
4285 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
4286 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
4287 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
4288 [GCC_NPU_AT_CLK] = &gcc_npu_at_clk.clkr,
4289 [GCC_NPU_AXI_CLK] = &gcc_npu_axi_clk.clkr,
4290 [GCC_NPU_AXI_CLK_SRC] = &gcc_npu_axi_clk_src.clkr,
4291 [GCC_NPU_GPLL0_CLK_SRC] = &gcc_npu_gpll0_clk_src.clkr,
4292 [GCC_NPU_GPLL0_DIV_CLK_SRC] = &gcc_npu_gpll0_div_clk_src.clkr,
4293 [GCC_NPU_TRIG_CLK] = &gcc_npu_trig_clk.clkr,
4294 [GCC_PCIE0_PHY_REFGEN_CLK] = &gcc_pcie0_phy_refgen_clk.clkr,
4295 [GCC_PCIE1_PHY_REFGEN_CLK] = &gcc_pcie1_phy_refgen_clk.clkr,
4296 [GCC_PCIE2_PHY_REFGEN_CLK] = &gcc_pcie2_phy_refgen_clk.clkr,
4297 [GCC_PCIE3_PHY_REFGEN_CLK] = &gcc_pcie3_phy_refgen_clk.clkr,
4298 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
4299 [GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
4300 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
4301 [GCC_PCIE_0_CLKREF_CLK] = &gcc_pcie_0_clkref_clk.clkr,
4302 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
4303 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
4304 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
4305 [GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
4306 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
4307 [GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
4308 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
4309 [GCC_PCIE_1_CLKREF_CLK] = &gcc_pcie_1_clkref_clk.clkr,
4310 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
4311 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
4312 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
4313 [GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
4314 [GCC_PCIE_2_AUX_CLK] = &gcc_pcie_2_aux_clk.clkr,
4315 [GCC_PCIE_2_AUX_CLK_SRC] = &gcc_pcie_2_aux_clk_src.clkr,
4316 [GCC_PCIE_2_CFG_AHB_CLK] = &gcc_pcie_2_cfg_ahb_clk.clkr,
4317 [GCC_PCIE_2_CLKREF_CLK] = &gcc_pcie_2_clkref_clk.clkr,
4318 [GCC_PCIE_2_MSTR_AXI_CLK] = &gcc_pcie_2_mstr_axi_clk.clkr,
4319 [GCC_PCIE_2_PIPE_CLK] = &gcc_pcie_2_pipe_clk.clkr,
4320 [GCC_PCIE_2_SLV_AXI_CLK] = &gcc_pcie_2_slv_axi_clk.clkr,
4321 [GCC_PCIE_2_SLV_Q2A_AXI_CLK] = &gcc_pcie_2_slv_q2a_axi_clk.clkr,
4322 [GCC_PCIE_3_AUX_CLK] = &gcc_pcie_3_aux_clk.clkr,
4323 [GCC_PCIE_3_AUX_CLK_SRC] = &gcc_pcie_3_aux_clk_src.clkr,
4324 [GCC_PCIE_3_CFG_AHB_CLK] = &gcc_pcie_3_cfg_ahb_clk.clkr,
4325 [GCC_PCIE_3_CLKREF_CLK] = &gcc_pcie_3_clkref_clk.clkr,
4326 [GCC_PCIE_3_MSTR_AXI_CLK] = &gcc_pcie_3_mstr_axi_clk.clkr,
4327 [GCC_PCIE_3_PIPE_CLK] = &gcc_pcie_3_pipe_clk.clkr,
4328 [GCC_PCIE_3_SLV_AXI_CLK] = &gcc_pcie_3_slv_axi_clk.clkr,
4329 [GCC_PCIE_3_SLV_Q2A_AXI_CLK] = &gcc_pcie_3_slv_q2a_axi_clk.clkr,
4330 [GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
4331 [GCC_PCIE_PHY_REFGEN_CLK_SRC] = &gcc_pcie_phy_refgen_clk_src.clkr,
4332 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
4333 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
4334 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
4335 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
4336 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
4337 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
4338 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
4339 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
4340 [GCC_QMIP_VIDEO_CVP_AHB_CLK] = &gcc_qmip_video_cvp_ahb_clk.clkr,
4341 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
4342 [GCC_QSPI_1_CNOC_PERIPH_AHB_CLK] = &gcc_qspi_1_cnoc_periph_ahb_clk.clkr,
4343 [GCC_QSPI_1_CORE_CLK] = &gcc_qspi_1_core_clk.clkr,
4344 [GCC_QSPI_1_CORE_CLK_SRC] = &gcc_qspi_1_core_clk_src.clkr,
4345 [GCC_QSPI_CNOC_PERIPH_AHB_CLK] = &gcc_qspi_cnoc_periph_ahb_clk.clkr,
4346 [GCC_QSPI_CORE_CLK] = &gcc_qspi_core_clk.clkr,
4347 [GCC_QSPI_CORE_CLK_SRC] = &gcc_qspi_core_clk_src.clkr,
4348 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
4349 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
4350 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
4351 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
4352 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
4353 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
4354 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
4355 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
4356 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
4357 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
4358 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
4359 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
4360 [GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
4361 [GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
4362 [GCC_QUPV3_WRAP0_S7_CLK] = &gcc_qupv3_wrap0_s7_clk.clkr,
4363 [GCC_QUPV3_WRAP0_S7_CLK_SRC] = &gcc_qupv3_wrap0_s7_clk_src.clkr,
4364 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
4365 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
4366 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
4367 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
4368 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
4369 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
4370 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
4371 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
4372 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
4373 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
4374 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
4375 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
4376 [GCC_QUPV3_WRAP2_S0_CLK] = &gcc_qupv3_wrap2_s0_clk.clkr,
4377 [GCC_QUPV3_WRAP2_S0_CLK_SRC] = &gcc_qupv3_wrap2_s0_clk_src.clkr,
4378 [GCC_QUPV3_WRAP2_S1_CLK] = &gcc_qupv3_wrap2_s1_clk.clkr,
4379 [GCC_QUPV3_WRAP2_S1_CLK_SRC] = &gcc_qupv3_wrap2_s1_clk_src.clkr,
4380 [GCC_QUPV3_WRAP2_S2_CLK] = &gcc_qupv3_wrap2_s2_clk.clkr,
4381 [GCC_QUPV3_WRAP2_S2_CLK_SRC] = &gcc_qupv3_wrap2_s2_clk_src.clkr,
4382 [GCC_QUPV3_WRAP2_S3_CLK] = &gcc_qupv3_wrap2_s3_clk.clkr,
4383 [GCC_QUPV3_WRAP2_S3_CLK_SRC] = &gcc_qupv3_wrap2_s3_clk_src.clkr,
4384 [GCC_QUPV3_WRAP2_S4_CLK] = &gcc_qupv3_wrap2_s4_clk.clkr,
4385 [GCC_QUPV3_WRAP2_S4_CLK_SRC] = &gcc_qupv3_wrap2_s4_clk_src.clkr,
4386 [GCC_QUPV3_WRAP2_S5_CLK] = &gcc_qupv3_wrap2_s5_clk.clkr,
4387 [GCC_QUPV3_WRAP2_S5_CLK_SRC] = &gcc_qupv3_wrap2_s5_clk_src.clkr,
4388 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
4389 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
4390 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
4391 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
4392 [GCC_QUPV3_WRAP_2_M_AHB_CLK] = &gcc_qupv3_wrap_2_m_ahb_clk.clkr,
4393 [GCC_QUPV3_WRAP_2_S_AHB_CLK] = &gcc_qupv3_wrap_2_s_ahb_clk.clkr,
4394 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
4395 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
4396 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
4397 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
4398 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
4399 [GCC_SDCC4_APPS_CLK_SRC] = &gcc_sdcc4_apps_clk_src.clkr,
4400 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
4401 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
4402 [GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
4403 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
4404 [GCC_TSIF_REF_CLK_SRC] = &gcc_tsif_ref_clk_src.clkr,
4405 [GCC_UFS_CARD_2_AHB_CLK] = &gcc_ufs_card_2_ahb_clk.clkr,
4406 [GCC_UFS_CARD_2_AXI_CLK] = &gcc_ufs_card_2_axi_clk.clkr,
4407 [GCC_UFS_CARD_2_AXI_CLK_SRC] = &gcc_ufs_card_2_axi_clk_src.clkr,
4408 [GCC_UFS_CARD_2_ICE_CORE_CLK] = &gcc_ufs_card_2_ice_core_clk.clkr,
4409 [GCC_UFS_CARD_2_ICE_CORE_CLK_SRC] = &gcc_ufs_card_2_ice_core_clk_src.clkr,
4410 [GCC_UFS_CARD_2_PHY_AUX_CLK] = &gcc_ufs_card_2_phy_aux_clk.clkr,
4411 [GCC_UFS_CARD_2_PHY_AUX_CLK_SRC] = &gcc_ufs_card_2_phy_aux_clk_src.clkr,
4412 [GCC_UFS_CARD_2_RX_SYMBOL_0_CLK] = &gcc_ufs_card_2_rx_symbol_0_clk.clkr,
4413 [GCC_UFS_CARD_2_RX_SYMBOL_1_CLK] = &gcc_ufs_card_2_rx_symbol_1_clk.clkr,
4414 [GCC_UFS_CARD_2_TX_SYMBOL_0_CLK] = &gcc_ufs_card_2_tx_symbol_0_clk.clkr,
4415 [GCC_UFS_CARD_2_UNIPRO_CORE_CLK] = &gcc_ufs_card_2_unipro_core_clk.clkr,
4416 [GCC_UFS_CARD_2_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_card_2_unipro_core_clk_src.clkr,
4417 [GCC_UFS_CARD_AHB_CLK] = &gcc_ufs_card_ahb_clk.clkr,
4418 [GCC_UFS_CARD_AXI_CLK] = &gcc_ufs_card_axi_clk.clkr,
4419 [GCC_UFS_CARD_AXI_CLK_SRC] = &gcc_ufs_card_axi_clk_src.clkr,
4420 [GCC_UFS_CARD_AXI_HW_CTL_CLK] = &gcc_ufs_card_axi_hw_ctl_clk.clkr,
4421 [GCC_UFS_CARD_ICE_CORE_CLK] = &gcc_ufs_card_ice_core_clk.clkr,
4422 [GCC_UFS_CARD_ICE_CORE_CLK_SRC] = &gcc_ufs_card_ice_core_clk_src.clkr,
4423 [GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_card_ice_core_hw_ctl_clk.clkr,
4424 [GCC_UFS_CARD_PHY_AUX_CLK] = &gcc_ufs_card_phy_aux_clk.clkr,
4425 [GCC_UFS_CARD_PHY_AUX_CLK_SRC] = &gcc_ufs_card_phy_aux_clk_src.clkr,
4426 [GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_card_phy_aux_hw_ctl_clk.clkr,
4427 [GCC_UFS_CARD_RX_SYMBOL_0_CLK] = &gcc_ufs_card_rx_symbol_0_clk.clkr,
4428 [GCC_UFS_CARD_RX_SYMBOL_1_CLK] = &gcc_ufs_card_rx_symbol_1_clk.clkr,
4429 [GCC_UFS_CARD_TX_SYMBOL_0_CLK] = &gcc_ufs_card_tx_symbol_0_clk.clkr,
4430 [GCC_UFS_CARD_UNIPRO_CORE_CLK] = &gcc_ufs_card_unipro_core_clk.clkr,
4431 [GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_card_unipro_core_clk_src.clkr,
4432 [GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_card_unipro_core_hw_ctl_clk.clkr,
4433 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
4434 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
4435 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
4436 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
4437 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
4438 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
4439 [GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
4440 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
4441 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
4442 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
4443 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
4444 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
4445 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
4446 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
4447 [GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_phy_unipro_core_clk_src.clkr,
4448 [GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
4449 [GCC_USB30_MP_MASTER_CLK] = &gcc_usb30_mp_master_clk.clkr,
4450 [GCC_USB30_MP_MASTER_CLK_SRC] = &gcc_usb30_mp_master_clk_src.clkr,
4451 [GCC_USB30_MP_MOCK_UTMI_CLK] = &gcc_usb30_mp_mock_utmi_clk.clkr,
4452 [GCC_USB30_MP_MOCK_UTMI_CLK_SRC] = &gcc_usb30_mp_mock_utmi_clk_src.clkr,
4453 [GCC_USB30_MP_SLEEP_CLK] = &gcc_usb30_mp_sleep_clk.clkr,
4454 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
4455 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
4456 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
4457 [GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC] = &gcc_usb30_prim_mock_utmi_clk_src.clkr,
4458 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
4459 [GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
4460 [GCC_USB30_SEC_MASTER_CLK_SRC] = &gcc_usb30_sec_master_clk_src.clkr,
4461 [GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
4462 [GCC_USB30_SEC_MOCK_UTMI_CLK_SRC] = &gcc_usb30_sec_mock_utmi_clk_src.clkr,
4463 [GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
4464 [GCC_USB3_MP_PHY_AUX_CLK] = &gcc_usb3_mp_phy_aux_clk.clkr,
4465 [GCC_USB3_MP_PHY_AUX_CLK_SRC] = &gcc_usb3_mp_phy_aux_clk_src.clkr,
4466 [GCC_USB3_MP_PHY_COM_AUX_CLK] = &gcc_usb3_mp_phy_com_aux_clk.clkr,
4467 [GCC_USB3_MP_PHY_PIPE_0_CLK] = &gcc_usb3_mp_phy_pipe_0_clk.clkr,
4468 [GCC_USB3_MP_PHY_PIPE_1_CLK] = &gcc_usb3_mp_phy_pipe_1_clk.clkr,
4469 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
4470 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
4471 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
4472 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
4473 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
4474 [GCC_USB3_SEC_CLKREF_CLK] = &gcc_usb3_sec_clkref_clk.clkr,
4475 [GCC_USB3_SEC_PHY_AUX_CLK] = &gcc_usb3_sec_phy_aux_clk.clkr,
4476 [GCC_USB3_SEC_PHY_AUX_CLK_SRC] = &gcc_usb3_sec_phy_aux_clk_src.clkr,
4477 [GCC_USB3_SEC_PHY_COM_AUX_CLK] = &gcc_usb3_sec_phy_com_aux_clk.clkr,
4478 [GCC_USB3_SEC_PHY_PIPE_CLK] = &gcc_usb3_sec_phy_pipe_clk.clkr,
4479 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
4480 [GCC_VIDEO_AXI1_CLK] = &gcc_video_axi1_clk.clkr,
4481 [GCC_VIDEO_AXIC_CLK] = &gcc_video_axic_clk.clkr,
4482 [GPLL0] = &gpll0.clkr,
4483 [GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
4484 [GPLL1] = &gpll1.clkr,
4485 [GPLL4] = &gpll4.clkr,
4486 [GPLL7] = &gpll7.clkr,