Lines Matching refs:clkr
38 .clkr = {
55 .clkr.hw.init = &(struct clk_init_data){
58 &gpll0.clkr.hw,
68 .clkr.hw.init = &(struct clk_init_data){
71 &gpll0.clkr.hw,
81 .clkr.hw.init = &(struct clk_init_data){
84 &gpll0.clkr.hw,
94 .clkr.hw.init = &(struct clk_init_data){
97 &gpll0.clkr.hw,
109 .clkr = {
126 .clkr.hw.init = &(struct clk_init_data){
129 &gpll1.clkr.hw,
139 .clkr.hw.init = &(struct clk_init_data){
142 &gpll1.clkr.hw,
152 .clkr.hw.init = &(struct clk_init_data){
155 &gpll1.clkr.hw,
165 .clkr.hw.init = &(struct clk_init_data){
168 &gpll1.clkr.hw,
180 .clkr = {
197 .clkr.hw.init = &(struct clk_init_data){
200 &gpll2.clkr.hw,
210 .clkr.hw.init = &(struct clk_init_data){
213 &gpll2.clkr.hw,
223 .clkr.hw.init = &(struct clk_init_data){
226 &gpll2.clkr.hw,
236 .clkr.hw.init = &(struct clk_init_data){
239 &gpll2.clkr.hw,
251 .clkr = {
268 .clkr.hw.init = &(struct clk_init_data){
271 &gpll3.clkr.hw,
281 .clkr.hw.init = &(struct clk_init_data){
284 &gpll3.clkr.hw,
294 .clkr.hw.init = &(struct clk_init_data){
297 &gpll3.clkr.hw,
307 .clkr.hw.init = &(struct clk_init_data){
310 &gpll3.clkr.hw,
322 .clkr = {
339 .clkr.hw.init = &(struct clk_init_data){
342 &gpll4.clkr.hw,
352 .clkr.hw.init = &(struct clk_init_data){
355 &gpll4.clkr.hw,
365 .clkr.hw.init = &(struct clk_init_data){
368 &gpll4.clkr.hw,
378 .clkr.hw.init = &(struct clk_init_data){
381 &gpll4.clkr.hw,
407 { .hw = &gpll0_out_main.clkr.hw },
408 { .hw = &gpll0_out_main.clkr.hw },
420 { .hw = &gpll0_out_main.clkr.hw },
434 { .hw = &gpll0_out_main.clkr.hw },
436 { .hw = &gpll0_out_main.clkr.hw },
461 { .hw = &gpll0_out_main.clkr.hw },
462 { .hw = &gpll4_out_main.clkr.hw },
475 { .hw = &gpll0_out_main.clkr.hw },
492 .clkr.hw.init = &(struct clk_init_data){
517 .clkr.hw.init = &(struct clk_init_data){
531 .clkr.hw.init = &(struct clk_init_data){
545 .clkr.hw.init = &(struct clk_init_data){
559 .clkr.hw.init = &(struct clk_init_data){
573 .clkr.hw.init = &(struct clk_init_data){
587 .clkr.hw.init = &(struct clk_init_data){
601 .clkr.hw.init = &(struct clk_init_data){
615 .clkr.hw.init = &(struct clk_init_data){
629 .clkr.hw.init = &(struct clk_init_data){
643 .clkr.hw.init = &(struct clk_init_data){
657 .clkr.hw.init = &(struct clk_init_data){
690 .clkr.hw.init = &(struct clk_init_data){
704 .clkr.hw.init = &(struct clk_init_data){
718 .clkr.hw.init = &(struct clk_init_data){
732 .clkr.hw.init = &(struct clk_init_data){
746 .clkr.hw.init = &(struct clk_init_data){
760 .clkr.hw.init = &(struct clk_init_data){
774 .clkr.hw.init = &(struct clk_init_data){
788 .clkr.hw.init = &(struct clk_init_data){
802 .clkr.hw.init = &(struct clk_init_data){
816 .clkr.hw.init = &(struct clk_init_data){
830 .clkr.hw.init = &(struct clk_init_data){
844 .clkr.hw.init = &(struct clk_init_data){
858 .clkr.hw.init = &(struct clk_init_data){
872 .clkr.hw.init = &(struct clk_init_data){
886 .clkr.hw.init = &(struct clk_init_data){
900 .clkr.hw.init = &(struct clk_init_data){
914 .clkr.hw.init = &(struct clk_init_data){
928 .clkr.hw.init = &(struct clk_init_data){
949 .clkr.hw.init = &(struct clk_init_data){
963 .clkr.hw.init = &(struct clk_init_data){
977 .clkr.hw.init = &(struct clk_init_data){
998 .clkr.hw.init = &(struct clk_init_data){
1017 .clkr.hw.init = &(struct clk_init_data){
1036 .clkr.hw.init = &(struct clk_init_data){
1055 .clkr.hw.init = &(struct clk_init_data){
1080 .clkr.hw.init = &(struct clk_init_data){
1104 .clkr.hw.init = &(struct clk_init_data){
1123 .clkr.hw.init = &(struct clk_init_data){
1144 .clkr.hw.init = &(struct clk_init_data){
1165 .clkr.hw.init = &(struct clk_init_data){
1187 .clkr.hw.init = &(struct clk_init_data){
1201 .clkr.hw.init = &(struct clk_init_data){
1220 .clkr.hw.init = &(struct clk_init_data){
1231 .clkr = {
1244 .clkr = {
1250 &ufs_axi_clk_src.clkr.hw,
1262 .clkr = {
1268 &usb30_master_clk_src.clkr.hw,
1280 .clkr = {
1293 .clkr = {
1306 .clkr = {
1319 .clkr = {
1332 .clkr = {
1345 .clkr = {
1358 .clkr = {
1373 .clkr = {
1385 .clkr = {
1391 &gpll0_out_main.clkr.hw,
1401 .clkr = {
1414 .clkr = {
1427 .clkr = {
1433 &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1445 .clkr = {
1451 &blsp1_qup1_spi_apps_clk_src.clkr.hw,
1463 .clkr = {
1469 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1481 .clkr = {
1487 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1499 .clkr = {
1505 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1517 .clkr = {
1523 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1535 .clkr = {
1541 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1553 .clkr = {
1559 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
1571 .clkr = {
1577 &blsp1_qup5_i2c_apps_clk_src.clkr.hw,
1589 .clkr = {
1595 &blsp1_qup5_spi_apps_clk_src.clkr.hw,
1607 .clkr = {
1613 &blsp1_qup6_i2c_apps_clk_src.clkr.hw,
1625 .clkr = {
1631 &blsp1_qup6_spi_apps_clk_src.clkr.hw,
1643 .clkr = {
1656 .clkr = {
1662 &blsp1_uart1_apps_clk_src.clkr.hw,
1674 .clkr = {
1680 &blsp1_uart2_apps_clk_src.clkr.hw,
1692 .clkr = {
1698 &blsp1_uart3_apps_clk_src.clkr.hw,
1710 .clkr = {
1723 .clkr = {
1729 &blsp2_qup1_i2c_apps_clk_src.clkr.hw,
1741 .clkr = {
1747 &blsp2_qup1_spi_apps_clk_src.clkr.hw,
1759 .clkr = {
1765 &blsp2_qup2_i2c_apps_clk_src.clkr.hw,
1777 .clkr = {
1783 &blsp2_qup2_spi_apps_clk_src.clkr.hw,
1795 .clkr = {
1801 &blsp2_qup3_i2c_apps_clk_src.clkr.hw,
1813 .clkr = {
1819 &blsp2_qup3_spi_apps_clk_src.clkr.hw,
1831 .clkr = {
1837 &blsp2_qup4_i2c_apps_clk_src.clkr.hw,
1849 .clkr = {
1855 &blsp2_qup4_spi_apps_clk_src.clkr.hw,
1867 .clkr = {
1873 &blsp2_qup5_i2c_apps_clk_src.clkr.hw,
1885 .clkr = {
1891 &blsp2_qup5_spi_apps_clk_src.clkr.hw,
1903 .clkr = {
1909 &blsp2_qup6_i2c_apps_clk_src.clkr.hw,
1921 .clkr = {
1927 &blsp2_qup6_spi_apps_clk_src.clkr.hw,
1939 .clkr = {
1952 .clkr = {
1958 &blsp2_uart1_apps_clk_src.clkr.hw,
1970 .clkr = {
1976 &blsp2_uart2_apps_clk_src.clkr.hw,
1988 .clkr = {
1994 &blsp2_uart3_apps_clk_src.clkr.hw,
2006 .clkr = {
2012 &usb30_master_clk_src.clkr.hw,
2024 .clkr = {
2030 &gp1_clk_src.clkr.hw,
2042 .clkr = {
2048 &gp2_clk_src.clkr.hw,
2060 .clkr = {
2066 &gp3_clk_src.clkr.hw,
2078 .clkr = {
2091 .clkr = {
2104 .clkr = {
2117 .clkr = {
2136 .clkr = {
2149 .clkr = {
2155 &hmss_ahb_clk_src.clkr.hw,
2167 .clkr = {
2180 .clkr = {
2186 &hmss_rbcpr_clk_src.clkr.hw,
2198 .clkr = {
2219 .clkr.hw.init = &(struct clk_init_data) {
2230 .clkr = {
2249 .clkr = {
2262 .clkr = {
2275 .clkr = {
2288 .clkr = {
2301 .clkr = {
2307 &pcie_aux_clk_src.clkr.hw,
2319 .clkr = {
2332 .clkr = {
2345 .clkr = {
2358 .clkr = {
2371 .clkr = {
2377 &pcie_aux_clk_src.clkr.hw,
2389 .clkr = {
2395 &pdm2_clk_src.clkr.hw,
2407 .clkr = {
2420 .clkr = {
2433 .clkr = {
2446 .clkr = {
2459 .clkr = {
2465 &sdcc2_apps_clk_src.clkr.hw,
2477 .clkr = {
2490 .clkr = {
2496 &sdcc4_apps_clk_src.clkr.hw,
2508 .clkr = {
2521 .clkr = {
2534 .clkr = {
2540 &tsif_ref_clk_src.clkr.hw,
2552 .clkr = {
2565 .clkr = {
2571 &ufs_axi_clk_src.clkr.hw,
2583 .clkr = {
2596 .clkr = {
2609 .clkr = {
2622 .clkr = {
2635 .clkr = {
2648 .clkr = {
2654 &ufs_unipro_core_clk_src.clkr.hw,
2666 .clkr = {
2672 &usb30_master_clk_src.clkr.hw,
2684 .clkr = {
2690 &usb30_mock_utmi_clk_src.clkr.hw,
2702 .clkr = {
2715 .clkr = {
2721 &usb3_phy_aux_clk_src.clkr.hw,
2733 .clkr = {
2746 .clkr = {
2758 .clkr = {
2774 .clkr = {
2790 .clkr = {
2806 .clkr = {
2822 .clkr = {
2839 .clkr = {
2852 .clkr = {
2865 .clkr = {
2878 .clkr = {
2919 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2920 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2921 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2922 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2923 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2924 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2925 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2926 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2927 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2928 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2929 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2930 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2931 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2932 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2933 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2934 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2935 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2936 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2937 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2938 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2939 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2940 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2941 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2942 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
2943 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
2944 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
2945 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
2946 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2947 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2948 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
2949 [GCC_AGGRE1_NOC_XO_CLK] = &gcc_aggre1_noc_xo_clk.clkr,
2950 [GCC_AGGRE1_UFS_AXI_CLK] = &gcc_aggre1_ufs_axi_clk.clkr,
2951 [GCC_AGGRE1_USB3_AXI_CLK] = &gcc_aggre1_usb3_axi_clk.clkr,
2952 [GCC_APSS_QDSS_TSCTR_DIV2_CLK] = &gcc_apss_qdss_tsctr_div2_clk.clkr,
2953 [GCC_APSS_QDSS_TSCTR_DIV8_CLK] = &gcc_apss_qdss_tsctr_div8_clk.clkr,
2954 [GCC_BIMC_HMSS_AXI_CLK] = &gcc_bimc_hmss_axi_clk.clkr,
2955 [GCC_BIMC_MSS_Q6_AXI_CLK] = &gcc_bimc_mss_q6_axi_clk.clkr,
2956 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2957 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2958 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2959 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2960 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2961 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2962 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2963 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2964 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2965 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2966 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2967 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2968 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2969 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
2970 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2971 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2972 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2973 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2974 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2975 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2976 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2977 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2978 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2979 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2980 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2981 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2982 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
2983 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
2984 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
2985 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
2986 [GCC_BLSP2_SLEEP_CLK] = &gcc_blsp2_sleep_clk.clkr,
2987 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2988 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2989 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
2990 [GCC_CFG_NOC_USB3_AXI_CLK] = &gcc_cfg_noc_usb3_axi_clk.clkr,
2991 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2992 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2993 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2994 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2995 [GCC_GPU_BIMC_GFX_CLK] = &gcc_gpu_bimc_gfx_clk.clkr,
2996 [GCC_GPU_BIMC_GFX_SRC_CLK] = &gcc_gpu_bimc_gfx_src_clk.clkr,
2997 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2998 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2999 [GCC_HMSS_AHB_CLK] = &gcc_hmss_ahb_clk.clkr,
3000 [GCC_HMSS_AT_CLK] = &gcc_hmss_at_clk.clkr,
3001 [GCC_HMSS_RBCPR_CLK] = &gcc_hmss_rbcpr_clk.clkr,
3002 [GCC_HMSS_TRIG_CLK] = &gcc_hmss_trig_clk.clkr,
3003 [GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
3004 [GCC_MMSS_QM_AHB_CLK] = &gcc_mmss_qm_ahb_clk.clkr,
3005 [GCC_MMSS_QM_CORE_CLK] = &gcc_mmss_qm_core_clk.clkr,
3006 [GCC_MMSS_SYS_NOC_AXI_CLK] = &gcc_mmss_sys_noc_axi_clk.clkr,
3007 [GCC_MSS_AT_CLK] = &gcc_mss_at_clk.clkr,
3008 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3009 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3010 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3011 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3012 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3013 [GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
3014 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3015 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3016 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3017 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3018 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3019 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3020 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3021 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3022 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3023 [GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
3024 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3025 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
3026 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
3027 [GCC_UFS_ICE_CORE_CLK] = &gcc_ufs_ice_core_clk.clkr,
3028 [GCC_UFS_PHY_AUX_CLK] = &gcc_ufs_phy_aux_clk.clkr,
3029 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
3030 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
3031 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
3032 [GCC_UFS_UNIPRO_CORE_CLK] = &gcc_ufs_unipro_core_clk.clkr,
3033 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
3034 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
3035 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
3036 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
3037 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
3038 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
3039 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3040 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3041 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3042 [GPLL0] = &gpll0.clkr,
3043 [GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
3044 [GPLL0_OUT_MAIN] = &gpll0_out_main.clkr,
3045 [GPLL0_OUT_ODD] = &gpll0_out_odd.clkr,
3046 [GPLL0_OUT_TEST] = &gpll0_out_test.clkr,
3047 [GPLL1] = &gpll1.clkr,
3048 [GPLL1_OUT_EVEN] = &gpll1_out_even.clkr,
3049 [GPLL1_OUT_MAIN] = &gpll1_out_main.clkr,
3050 [GPLL1_OUT_ODD] = &gpll1_out_odd.clkr,
3051 [GPLL1_OUT_TEST] = &gpll1_out_test.clkr,
3052 [GPLL2] = &gpll2.clkr,
3053 [GPLL2_OUT_EVEN] = &gpll2_out_even.clkr,
3054 [GPLL2_OUT_MAIN] = &gpll2_out_main.clkr,
3055 [GPLL2_OUT_ODD] = &gpll2_out_odd.clkr,
3056 [GPLL2_OUT_TEST] = &gpll2_out_test.clkr,
3057 [GPLL3] = &gpll3.clkr,
3058 [GPLL3_OUT_EVEN] = &gpll3_out_even.clkr,
3059 [GPLL3_OUT_MAIN] = &gpll3_out_main.clkr,
3060 [GPLL3_OUT_ODD] = &gpll3_out_odd.clkr,
3061 [GPLL3_OUT_TEST] = &gpll3_out_test.clkr,
3062 [GPLL4] = &gpll4.clkr,
3063 [GPLL4_OUT_EVEN] = &gpll4_out_even.clkr,
3064 [GPLL4_OUT_MAIN] = &gpll4_out_main.clkr,
3065 [GPLL4_OUT_ODD] = &gpll4_out_odd.clkr,
3066 [GPLL4_OUT_TEST] = &gpll4_out_test.clkr,
3067 [HMSS_AHB_CLK_SRC] = &hmss_ahb_clk_src.clkr,
3068 [HMSS_RBCPR_CLK_SRC] = &hmss_rbcpr_clk_src.clkr,
3069 [PCIE_AUX_CLK_SRC] = &pcie_aux_clk_src.clkr,
3070 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3071 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3072 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
3073 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
3074 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
3075 [UFS_UNIPRO_CORE_CLK_SRC] = &ufs_unipro_core_clk_src.clkr,
3076 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
3077 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
3078 [USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
3079 [GCC_HDMI_CLKREF_CLK] = &gcc_hdmi_clkref_clk.clkr,
3080 [GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
3081 [GCC_USB3_CLKREF_CLK] = &gcc_usb3_clkref_clk.clkr,
3082 [GCC_PCIE_CLKREF_CLK] = &gcc_pcie_clkref_clk.clkr,
3083 [GCC_RX1_USB2_CLKREF_CLK] = &gcc_rx1_usb2_clkref_clk.clkr,
3084 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3085 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3086 [GCC_MSS_GPLL0_DIV_CLK_SRC] = &gcc_mss_gpll0_div_clk_src.clkr,
3087 [GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
3088 [GCC_MSS_MNOC_BIMC_AXI_CLK] = &gcc_mss_mnoc_bimc_axi_clk.clkr,
3089 [GCC_MMSS_GPLL0_CLK] = &gcc_mmss_gpll0_clk.clkr,
3090 [HMSS_GPLL0_CLK_SRC] = &hmss_gpll0_clk_src.clkr,
3091 [GCC_IM_SLEEP] = &gcc_im_sleep_clk.clkr,
3092 [AGGRE2_SNOC_NORTH_AXI] = &aggre2_snoc_north_axi_clk.clkr,
3093 [SSC_XO] = &ssc_xo_clk.clkr,
3094 [SSC_CNOC_AHBS_CLK] = &ssc_cnoc_ahbs_clk.clkr,