Lines Matching refs:clkr
36 .clkr = {
53 .clkr.hw.init = &(struct clk_init_data){
56 &gpll0_early.clkr.hw
66 .clkr = {
84 .clkr.hw.init = &(struct clk_init_data){
87 &gpll4_early.clkr.hw
101 { .hw = &gpll0.clkr.hw },
112 { .hw = &gpll0.clkr.hw },
113 { .hw = &gpll4.clkr.hw },
132 .clkr.hw.init = &(struct clk_init_data){
152 .clkr.hw.init = &(struct clk_init_data){
171 .clkr.hw.init = &(struct clk_init_data){
209 .clkr.hw.init = &(struct clk_init_data){
222 .clkr.hw.init = &(struct clk_init_data){
249 .clkr.hw.init = &(struct clk_init_data){
262 .clkr.hw.init = &(struct clk_init_data){
289 .clkr.hw.init = &(struct clk_init_data){
302 .clkr.hw.init = &(struct clk_init_data){
316 .clkr.hw.init = &(struct clk_init_data){
329 .clkr.hw.init = &(struct clk_init_data){
356 .clkr.hw.init = &(struct clk_init_data){
369 .clkr.hw.init = &(struct clk_init_data){
396 .clkr.hw.init = &(struct clk_init_data){
429 .clkr.hw.init = &(struct clk_init_data){
443 .clkr.hw.init = &(struct clk_init_data){
457 .clkr.hw.init = &(struct clk_init_data){
471 .clkr.hw.init = &(struct clk_init_data){
485 .clkr.hw.init = &(struct clk_init_data){
499 .clkr.hw.init = &(struct clk_init_data){
512 .clkr.hw.init = &(struct clk_init_data){
539 .clkr.hw.init = &(struct clk_init_data){
552 .clkr.hw.init = &(struct clk_init_data){
566 .clkr.hw.init = &(struct clk_init_data){
592 .clkr.hw.init = &(struct clk_init_data){
606 .clkr.hw.init = &(struct clk_init_data){
619 .clkr.hw.init = &(struct clk_init_data){
633 .clkr.hw.init = &(struct clk_init_data){
646 .clkr.hw.init = &(struct clk_init_data){
661 .clkr.hw.init = &(struct clk_init_data){
674 .clkr.hw.init = &(struct clk_init_data){
701 .clkr.hw.init = &(struct clk_init_data){
715 .clkr.hw.init = &(struct clk_init_data){
729 .clkr.hw.init = &(struct clk_init_data){
743 .clkr.hw.init = &(struct clk_init_data){
757 .clkr.hw.init = &(struct clk_init_data){
771 .clkr.hw.init = &(struct clk_init_data){
785 .clkr.hw.init = &(struct clk_init_data){
806 .clkr.hw.init = &(struct clk_init_data){
827 .clkr.hw.init = &(struct clk_init_data){
848 .clkr.hw.init = &(struct clk_init_data){
866 .clkr.hw.init = &(struct clk_init_data){
885 .clkr.hw.init = &(struct clk_init_data){
905 .clkr.hw.init = &(struct clk_init_data){
919 .clkr.hw.init = &(struct clk_init_data){
939 .clkr.hw.init = &(struct clk_init_data){
977 .clkr.hw.init = &(struct clk_init_data){
1002 .clkr.hw.init = &(struct clk_init_data){
1016 .clkr.hw.init = &(struct clk_init_data){
1030 .clkr.hw.init = &(struct clk_init_data){
1048 .clkr.hw.init = &(struct clk_init_data){
1069 .clkr.hw.init = &(struct clk_init_data){
1086 .clkr.hw.init = &(struct clk_init_data){
1106 .clkr.hw.init = &(struct clk_init_data){
1117 .clkr = {
1129 .clkr = {
1134 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup1_i2c_apps_clk_src.clkr.hw },
1144 .clkr = {
1149 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup1_spi_apps_clk_src.clkr.hw },
1159 .clkr = {
1164 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup2_i2c_apps_clk_src.clkr.hw },
1174 .clkr = {
1179 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup2_spi_apps_clk_src.clkr.hw },
1189 .clkr = {
1194 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup3_i2c_apps_clk_src.clkr.hw },
1204 .clkr = {
1209 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup3_spi_apps_clk_src.clkr.hw },
1219 .clkr = {
1224 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup4_i2c_apps_clk_src.clkr.hw },
1234 .clkr = {
1239 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup4_spi_apps_clk_src.clkr.hw },
1249 .clkr = {
1254 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup5_i2c_apps_clk_src.clkr.hw },
1264 .clkr = {
1269 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup5_spi_apps_clk_src.clkr.hw },
1279 .clkr = {
1284 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup6_i2c_apps_clk_src.clkr.hw },
1294 .clkr = {
1299 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup6_spi_apps_clk_src.clkr.hw },
1309 .clkr = {
1314 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart1_apps_clk_src.clkr.hw },
1324 .clkr = {
1329 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart2_apps_clk_src.clkr.hw },
1339 .clkr = {
1344 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart3_apps_clk_src.clkr.hw },
1354 .clkr = {
1359 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart4_apps_clk_src.clkr.hw },
1369 .clkr = {
1374 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart5_apps_clk_src.clkr.hw },
1384 .clkr = {
1389 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart6_apps_clk_src.clkr.hw },
1400 .clkr = {
1412 .clkr = {
1417 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup1_i2c_apps_clk_src.clkr.hw },
1427 .clkr = {
1432 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup1_spi_apps_clk_src.clkr.hw },
1442 .clkr = {
1447 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup2_i2c_apps_clk_src.clkr.hw },
1457 .clkr = {
1462 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup2_spi_apps_clk_src.clkr.hw },
1472 .clkr = {
1477 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup3_i2c_apps_clk_src.clkr.hw },
1487 .clkr = {
1492 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup3_spi_apps_clk_src.clkr.hw },
1502 .clkr = {
1507 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup4_i2c_apps_clk_src.clkr.hw },
1517 .clkr = {
1522 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup4_spi_apps_clk_src.clkr.hw },
1532 .clkr = {
1537 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup5_i2c_apps_clk_src.clkr.hw },
1547 .clkr = {
1552 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup5_spi_apps_clk_src.clkr.hw },
1562 .clkr = {
1567 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup6_i2c_apps_clk_src.clkr.hw },
1577 .clkr = {
1582 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup6_spi_apps_clk_src.clkr.hw },
1592 .clkr = {
1597 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart1_apps_clk_src.clkr.hw },
1607 .clkr = {
1612 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart2_apps_clk_src.clkr.hw },
1622 .clkr = {
1627 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart3_apps_clk_src.clkr.hw },
1637 .clkr = {
1642 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart4_apps_clk_src.clkr.hw },
1652 .clkr = {
1657 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart5_apps_clk_src.clkr.hw },
1667 .clkr = {
1672 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart6_apps_clk_src.clkr.hw },
1682 .clkr = {
1687 .parent_hws = (const struct clk_hw *[]){ &gp1_clk_src.clkr.hw },
1697 .clkr = {
1702 .parent_hws = (const struct clk_hw *[]){ &gp2_clk_src.clkr.hw },
1712 .clkr = {
1717 .parent_hws = (const struct clk_hw *[]){ &gp3_clk_src.clkr.hw },
1727 .clkr = {
1739 .clkr = {
1751 .clkr = {
1756 .parent_hws = (const struct clk_hw *[]){ &pcie_0_aux_clk_src.clkr.hw },
1766 .clkr = {
1778 .clkr = {
1791 .clkr = {
1796 .parent_hws = (const struct clk_hw *[]){ &pcie_0_pipe_clk_src.clkr.hw },
1807 .clkr = {
1819 .clkr = {
1824 .parent_hws = (const struct clk_hw *[]){ &pcie_1_aux_clk_src.clkr.hw },
1834 .clkr = {
1846 .clkr = {
1859 .clkr = {
1864 .parent_hws = (const struct clk_hw *[]){ &pcie_1_pipe_clk_src.clkr.hw },
1874 .clkr = {
1886 .clkr = {
1891 .parent_hws = (const struct clk_hw *[]){ &pdm2_clk_src.clkr.hw },
1901 .clkr = {
1913 .clkr = {
1918 .parent_hws = (const struct clk_hw *[]){ &sdcc1_apps_clk_src.clkr.hw },
1928 .clkr = {
1940 .clkr = {
1952 .clkr = {
1957 .parent_hws = (const struct clk_hw *[]){ &sdcc2_apps_clk_src.clkr.hw },
1967 .clkr = {
1979 .clkr = {
1984 .parent_hws = (const struct clk_hw *[]){ &sdcc3_apps_clk_src.clkr.hw },
1994 .clkr = {
2006 .clkr = {
2011 .parent_hws = (const struct clk_hw *[]){ &sdcc4_apps_clk_src.clkr.hw },
2021 .clkr = {
2026 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2036 .clkr = {
2041 .parent_hws = (const struct clk_hw *[]){ &usb30_master_clk_src.clkr.hw },
2051 .clkr = {
2063 .clkr = {
2068 .parent_hws = (const struct clk_hw *[]){ &tsif_ref_clk_src.clkr.hw },
2078 .clkr = {
2090 .clkr = {
2095 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2105 .clkr = {
2110 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2121 .clkr = {
2134 .clkr = {
2146 .clkr = {
2151 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2162 .clkr = {
2175 .clkr = {
2187 .clkr = {
2204 .clkr = {
2209 .parent_hws = (const struct clk_hw *[]){ &usb30_master_clk_src.clkr.hw },
2219 .clkr = {
2224 .parent_hws = (const struct clk_hw *[]){ &usb30_mock_utmi_clk_src.clkr.hw },
2234 .clkr = {
2251 .clkr = {
2256 .parent_hws = (const struct clk_hw *[]){ &usb3_phy_aux_clk_src.clkr.hw },
2267 .clkr = {
2279 .clkr = {
2291 .clkr = {
2296 .parent_hws = (const struct clk_hw *[]){ &usb_hs_system_clk_src.clkr.hw },
2306 .clkr = {
2318 .clkr = {
2323 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2332 .clkr = {
2337 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2347 .clkr = {
2360 .clkr = {
2373 .clkr = {
2386 .clkr = {
2401 .clkr = {
2414 .clkr = {
2457 [GPLL0_EARLY] = &gpll0_early.clkr,
2458 [GPLL0] = &gpll0.clkr,
2459 [GPLL4_EARLY] = &gpll4_early.clkr,
2460 [GPLL4] = &gpll4.clkr,
2461 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
2462 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2463 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2464 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2465 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2466 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2467 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2468 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2469 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2470 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2471 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2472 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2473 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2474 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2475 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2476 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2477 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2478 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
2479 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
2480 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
2481 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2482 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2483 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2484 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2485 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2486 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2487 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2488 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2489 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
2490 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
2491 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
2492 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
2493 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2494 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2495 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
2496 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
2497 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
2498 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
2499 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2500 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2501 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2502 [PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
2503 [PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
2504 [PCIE_1_AUX_CLK_SRC] = &pcie_1_aux_clk_src.clkr,
2505 [PCIE_1_PIPE_CLK_SRC] = &pcie_1_pipe_clk_src.clkr,
2506 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2507 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2508 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2509 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
2510 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
2511 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
2512 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2513 [USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
2514 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2515 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2516 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2517 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2518 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2519 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2520 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2521 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2522 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2523 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2524 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2525 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2526 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2527 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2528 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2529 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2530 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2531 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
2532 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
2533 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
2534 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2535 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2536 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2537 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2538 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2539 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2540 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2541 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2542 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2543 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
2544 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
2545 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
2546 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
2547 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2548 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2549 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
2550 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
2551 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
2552 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
2553 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2554 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2555 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2556 [GCC_LPASS_Q6_AXI_CLK] = &gcc_lpass_q6_axi_clk.clkr,
2557 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2558 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2559 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2560 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2561 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
2562 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
2563 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
2564 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
2565 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
2566 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
2567 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
2568 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2569 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2570 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2571 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2572 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2573 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2574 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
2575 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
2576 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
2577 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
2578 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
2579 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
2580 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
2581 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
2582 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
2583 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
2584 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
2585 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
2586 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
2587 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
2588 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
2589 [GCC_UFS_TX_SYMBOL_1_CLK] = &gcc_ufs_tx_symbol_1_clk.clkr,
2590 [GCC_USB2_HS_PHY_SLEEP_CLK] = &gcc_usb2_hs_phy_sleep_clk.clkr,
2591 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2592 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2593 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2594 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2595 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2596 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
2597 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2598 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2599 [GPLL0_OUT_MMSSCC] = &gpll0_out_mmsscc.clkr,
2600 [GPLL0_OUT_MSSCC] = &gpll0_out_msscc.clkr,
2601 [PCIE_0_PHY_LDO] = &pcie_0_phy_ldo.clkr,
2602 [PCIE_1_PHY_LDO] = &pcie_1_phy_ldo.clkr,
2603 [UFS_PHY_LDO] = &ufs_phy_ldo.clkr,
2604 [USB_SS_PHY_LDO] = &usb_ss_phy_ldo.clkr,
2605 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2606 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,