Lines Matching refs:clkr
65 .clkr.hw.init = &(struct clk_init_data){
88 .clkr.hw.init = &(struct clk_init_data){
100 .clkr.hw.init = &(struct clk_init_data){
112 .clkr.hw.init = &(struct clk_init_data){
128 .clkr.hw.init = &(struct clk_init_data){
155 .clkr.hw.init = &(struct clk_init_data){
185 .clkr.hw.init = &(struct clk_init_data){
205 .clkr.hw.init = &(struct clk_init_data){
230 .clkr.hw.init = &(struct clk_init_data){
243 .clkr.hw.init = &(struct clk_init_data){
257 .clkr.hw.init = &(struct clk_init_data){
270 .clkr.hw.init = &(struct clk_init_data){
284 .clkr.hw.init = &(struct clk_init_data){
297 .clkr.hw.init = &(struct clk_init_data){
311 .clkr.hw.init = &(struct clk_init_data){
324 .clkr.hw.init = &(struct clk_init_data){
338 .clkr.hw.init = &(struct clk_init_data){
351 .clkr.hw.init = &(struct clk_init_data){
365 .clkr.hw.init = &(struct clk_init_data){
398 .clkr.hw.init = &(struct clk_init_data){
412 .clkr.hw.init = &(struct clk_init_data){
426 .clkr.hw.init = &(struct clk_init_data){
440 .clkr.hw.init = &(struct clk_init_data){
454 .clkr.hw.init = &(struct clk_init_data){
468 .clkr.hw.init = &(struct clk_init_data){
481 .clkr.hw.init = &(struct clk_init_data){
495 .clkr.hw.init = &(struct clk_init_data){
508 .clkr.hw.init = &(struct clk_init_data){
522 .clkr.hw.init = &(struct clk_init_data){
535 .clkr.hw.init = &(struct clk_init_data){
549 .clkr.hw.init = &(struct clk_init_data){
562 .clkr.hw.init = &(struct clk_init_data){
576 .clkr.hw.init = &(struct clk_init_data){
589 .clkr.hw.init = &(struct clk_init_data){
603 .clkr.hw.init = &(struct clk_init_data){
616 .clkr.hw.init = &(struct clk_init_data){
630 .clkr.hw.init = &(struct clk_init_data){
644 .clkr.hw.init = &(struct clk_init_data){
658 .clkr.hw.init = &(struct clk_init_data){
672 .clkr.hw.init = &(struct clk_init_data){
686 .clkr.hw.init = &(struct clk_init_data){
700 .clkr.hw.init = &(struct clk_init_data){
714 .clkr.hw.init = &(struct clk_init_data){
741 .clkr.hw.init = &(struct clk_init_data){
762 .clkr.hw.init = &(struct clk_init_data){
794 .clkr.hw.init = &(struct clk_init_data){
808 .clkr.hw.init = &(struct clk_init_data){
822 .clkr.hw.init = &(struct clk_init_data){
840 .clkr.hw.init = &(struct clk_init_data){
885 .clkr.hw.init = &sdcc1_apps_clk_src_init,
894 .clkr.hw.init = &(struct clk_init_data){
908 .clkr.hw.init = &(struct clk_init_data){
922 .clkr.hw.init = &(struct clk_init_data){
941 .clkr.hw.init = &(struct clk_init_data){
959 .clkr.hw.init = &(struct clk_init_data){
978 .clkr.hw.init = &(struct clk_init_data){
1001 .clkr.hw.init = &(struct clk_init_data){
1022 .clkr.hw.init = &(struct clk_init_data){
1041 .clkr.hw.init = &(struct clk_init_data){
1065 .clkr = {
1082 .clkr = {
1098 .clkr = {
1115 .clkr = {
1132 .clkr = {
1149 .clkr = {
1166 .clkr = {
1183 .clkr = {
1200 .clkr = {
1217 .clkr = {
1234 .clkr = {
1251 .clkr = {
1268 .clkr = {
1285 .clkr = {
1302 .clkr = {
1319 .clkr = {
1336 .clkr = {
1353 .clkr = {
1370 .clkr = {
1387 .clkr = {
1405 .clkr = {
1421 .clkr = {
1438 .clkr = {
1455 .clkr = {
1472 .clkr = {
1489 .clkr = {
1506 .clkr = {
1523 .clkr = {
1540 .clkr = {
1557 .clkr = {
1574 .clkr = {
1591 .clkr = {
1608 .clkr = {
1625 .clkr = {
1642 .clkr = {
1659 .clkr = {
1676 .clkr = {
1693 .clkr = {
1710 .clkr = {
1728 .clkr = {
1745 .clkr = {
1762 .clkr = {
1779 .clkr = {
1797 .clkr = {
1814 .clkr = {
1831 .clkr = {
1848 .clkr = {
1865 .clkr = {
1882 .clkr = {
1899 .clkr = {
1915 .clkr = {
1932 .clkr = {
1948 .clkr = {
1964 .clkr = {
1980 .clkr = {
1997 .clkr = {
2013 .clkr = {
2028 .clkr = {
2044 .clkr = {
2060 .clkr = {
2077 .clkr = {
2093 .clkr = {
2109 .clkr = {
2125 .clkr = {
2142 .clkr = {
2158 .clkr = {
2175 .clkr = {
2191 .clkr = {
2208 .clkr = {
2225 .clkr = {
2241 .clkr = {
2258 .clkr = {
2274 .clkr = {
2290 .clkr = {
2307 .clkr = {
2324 .clkr = {
2340 .clkr = {
2356 .clkr = {
2373 .clkr = {
2389 .clkr = {
2406 .clkr = {
2423 .clkr = {
2439 .clkr = {
2463 [GPLL0] = &gpll0.clkr,
2465 [GPLL1] = &gpll1.clkr,
2467 [CONFIG_NOC_CLK_SRC] = &config_noc_clk_src.clkr,
2468 [PERIPH_NOC_CLK_SRC] = &periph_noc_clk_src.clkr,
2469 [SYSTEM_NOC_CLK_SRC] = &system_noc_clk_src.clkr,
2470 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2471 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2472 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2473 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2474 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2475 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2476 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2477 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2478 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2479 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2480 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2481 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2482 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2483 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2484 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2485 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
2486 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
2487 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
2488 [CE1_CLK_SRC] = &ce1_clk_src.clkr,
2489 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2490 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2491 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2492 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2493 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2494 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2495 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
2496 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2497 [USB_HSIC_CLK_SRC] = &usb_hsic_clk_src.clkr,
2498 [USB_HSIC_IO_CAL_CLK_SRC] = &usb_hsic_io_cal_clk_src.clkr,
2499 [USB_HSIC_SYSTEM_CLK_SRC] = &usb_hsic_system_clk_src.clkr,
2500 [GCC_BAM_DMA_AHB_CLK] = &gcc_bam_dma_ahb_clk.clkr,
2501 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2502 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2503 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2504 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2505 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2506 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2507 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2508 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2509 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2510 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2511 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2512 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2513 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2514 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2515 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2516 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2517 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
2518 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
2519 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
2520 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2521 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
2522 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
2523 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
2524 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2525 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2526 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2527 [GCC_LPASS_Q6_AXI_CLK] = &gcc_lpass_q6_axi_clk.clkr,
2528 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2529 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2530 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2531 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2532 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2533 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2534 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2535 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2536 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2537 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2538 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
2539 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
2540 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
2541 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
2542 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2543 [GCC_USB_HSIC_AHB_CLK] = &gcc_usb_hsic_ahb_clk.clkr,
2544 [GCC_USB_HSIC_CLK] = &gcc_usb_hsic_clk.clkr,
2545 [GCC_USB_HSIC_IO_CAL_CLK] = &gcc_usb_hsic_io_cal_clk.clkr,
2546 [GCC_USB_HSIC_SYSTEM_CLK] = &gcc_usb_hsic_system_clk.clkr,
2578 [GPLL0] = &gpll0.clkr,
2580 [CONFIG_NOC_CLK_SRC] = &config_noc_clk_src.clkr,
2581 [PERIPH_NOC_CLK_SRC] = &periph_noc_clk_src.clkr,
2582 [SYSTEM_NOC_CLK_SRC] = &system_noc_clk_src.clkr,
2583 [GPLL1] = &gpll1.clkr,
2585 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2586 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2587 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2588 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2589 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2590 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2591 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2592 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2593 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2594 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2595 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2596 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2597 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2598 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2599 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2600 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2601 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
2602 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
2603 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
2604 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2605 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2606 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2607 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2608 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2609 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2610 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2611 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2612 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
2613 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
2614 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
2615 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
2616 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2617 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2618 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
2619 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
2620 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
2621 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
2622 [CE1_CLK_SRC] = &ce1_clk_src.clkr,
2623 [CE2_CLK_SRC] = &ce2_clk_src.clkr,
2624 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2625 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2626 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2627 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2628 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2629 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2630 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
2631 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
2632 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
2633 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2634 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2635 [USB_HSIC_CLK_SRC] = &usb_hsic_clk_src.clkr,
2636 [USB_HSIC_IO_CAL_CLK_SRC] = &usb_hsic_io_cal_clk_src.clkr,
2637 [USB_HSIC_SYSTEM_CLK_SRC] = &usb_hsic_system_clk_src.clkr,
2638 [GCC_BAM_DMA_AHB_CLK] = &gcc_bam_dma_ahb_clk.clkr,
2639 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2640 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2641 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2642 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2643 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2644 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2645 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2646 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2647 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2648 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2649 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2650 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2651 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2652 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2653 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2654 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2655 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
2656 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
2657 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
2658 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2659 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2660 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2661 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2662 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2663 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2664 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2665 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2666 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2667 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
2668 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
2669 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
2670 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
2671 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2672 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2673 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
2674 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
2675 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
2676 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
2677 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2678 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
2679 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
2680 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
2681 [GCC_CE2_AHB_CLK] = &gcc_ce2_ahb_clk.clkr,
2682 [GCC_CE2_AXI_CLK] = &gcc_ce2_axi_clk.clkr,
2683 [GCC_CE2_CLK] = &gcc_ce2_clk.clkr,
2684 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2685 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2686 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2687 [GCC_LPASS_Q6_AXI_CLK] = &gcc_lpass_q6_axi_clk.clkr,
2688 [GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
2689 [GCC_OCMEM_NOC_CFG_AHB_CLK] = &gcc_ocmem_noc_cfg_ahb_clk.clkr,
2690 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2691 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2692 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2693 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2694 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2695 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2696 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2697 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2698 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2699 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
2700 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
2701 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
2702 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
2703 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
2704 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
2705 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
2706 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
2707 [GCC_USB2B_PHY_SLEEP_CLK] = &gcc_usb2b_phy_sleep_clk.clkr,
2708 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2709 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2710 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2711 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
2712 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2713 [GCC_USB_HSIC_AHB_CLK] = &gcc_usb_hsic_ahb_clk.clkr,
2714 [GCC_USB_HSIC_CLK] = &gcc_usb_hsic_clk.clkr,
2715 [GCC_USB_HSIC_IO_CAL_CLK] = &gcc_usb_hsic_io_cal_clk.clkr,
2716 [GCC_USB_HSIC_IO_CAL_SLEEP_CLK] = &gcc_usb_hsic_io_cal_sleep_clk.clkr,
2717 [GCC_USB_HSIC_SYSTEM_CLK] = &gcc_usb_hsic_system_clk.clkr,
2852 gcc_msm8974_clocks[GPLL4] = &gpll4.clkr; in msm8974_pro_clock_override()
2855 &gcc_sdcc1_cdccal_sleep_clk.clkr; in msm8974_pro_clock_override()
2857 &gcc_sdcc1_cdccal_ff_clk.clkr; in msm8974_pro_clock_override()