Lines Matching refs:ldx
12 ldx [BASE + HV_FAULT_I_ADDR_OFFSET], VADDR; \
13 ldx [BASE + HV_FAULT_I_CTX_OFFSET], CTX;
17 ldx [BASE + HV_FAULT_D_ADDR_OFFSET], VADDR; \
18 ldx [BASE + HV_FAULT_D_CTX_OFFSET], CTX;
81 ldx [%g6 + HV_FAULT_I_CTX_OFFSET], %o1 ! ctx
124 ldx [%g6 + HV_FAULT_D_CTX_OFFSET], %o1 ! ctx
142 ldx [%g5 + HV_FAULT_D_ADDR_OFFSET], %g5
196 ldx [%g2 + TRAP_PER_CPU_PGD_PADDR], %g7
208 ldx [%g6 + HV_FAULT_I_CTX_OFFSET], %o1
235 ldx [%g6 + HV_FAULT_D_CTX_OFFSET], %o1
262 ldx [%g2 + HV_FAULT_I_TYPE_OFFSET], %g3
263 ldx [%g2 + HV_FAULT_I_ADDR_OFFSET], %g4
264 ldx [%g2 + HV_FAULT_I_CTX_OFFSET], %g5
278 ldx [%g2 + HV_FAULT_I_TYPE_OFFSET], %g3
279 ldx [%g2 + HV_FAULT_I_ADDR_OFFSET], %g4
280 ldx [%g2 + HV_FAULT_I_CTX_OFFSET], %g5
294 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
295 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
296 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
310 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
311 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
312 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
333 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g5
335 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g4
344 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
345 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
369 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
370 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
371 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5
385 ldx [%g2 + HV_FAULT_D_TYPE_OFFSET], %g3
386 ldx [%g2 + HV_FAULT_D_ADDR_OFFSET], %g4
387 ldx [%g2 + HV_FAULT_D_CTX_OFFSET], %g5