Lines Matching refs:GENMASK_ULL
121 #define MIO_EMM_DMA_FIFO_CFG_INT_LVL GENMASK_ULL(12, 8)
122 #define MIO_EMM_DMA_FIFO_CFG_COUNT GENMASK_ULL(4, 0)
130 #define MIO_EMM_DMA_FIFO_CMD_SIZE GENMASK_ULL(55, 36)
133 #define MIO_EMM_CMD_BUS_ID GENMASK_ULL(61, 60)
136 #define MIO_EMM_CMD_OFFSET GENMASK_ULL(54, 49)
137 #define MIO_EMM_CMD_CTYPE_XOR GENMASK_ULL(42, 41)
138 #define MIO_EMM_CMD_RTYPE_XOR GENMASK_ULL(40, 38)
139 #define MIO_EMM_CMD_IDX GENMASK_ULL(37, 32)
140 #define MIO_EMM_CMD_ARG GENMASK_ULL(31, 0)
143 #define MIO_EMM_DMA_BUS_ID GENMASK_ULL(61, 60)
147 #define MIO_EMM_DMA_THRES GENMASK_ULL(56, 51)
151 #define MIO_EMM_DMA_BLOCK_CNT GENMASK_ULL(47, 32)
152 #define MIO_EMM_DMA_CARD_ADDR GENMASK_ULL(31, 0)
161 #define MIO_EMM_DMA_CFG_SIZE GENMASK_ULL(55, 36)
162 #define MIO_EMM_DMA_CFG_ADR GENMASK_ULL(35, 0)
172 #define MIO_EMM_RSP_STS_BUS_ID GENMASK_ULL(61, 60)
190 #define MIO_EMM_RSP_STS_RSP_TYPE GENMASK_ULL(11, 9)
191 #define MIO_EMM_RSP_STS_CMD_TYPE GENMASK_ULL(8, 7)
192 #define MIO_EMM_RSP_STS_CMD_IDX GENMASK_ULL(6, 1)
195 #define MIO_EMM_SAMPLE_CMD_CNT GENMASK_ULL(25, 16)
196 #define MIO_EMM_SAMPLE_DAT_CNT GENMASK_ULL(9, 0)
198 #define MIO_EMM_SWITCH_BUS_ID GENMASK_ULL(61, 60)
204 #define MIO_EMM_SWITCH_BUS_WIDTH GENMASK_ULL(42, 40)
205 #define MIO_EMM_SWITCH_POWER_CLASS GENMASK_ULL(35, 32)
206 #define MIO_EMM_SWITCH_CLK_HI GENMASK_ULL(31, 16)
207 #define MIO_EMM_SWITCH_CLK_LO GENMASK_ULL(15, 0)