125 	ctrl |= FIELD_PREP(IMX8QXP_ADC_CTRL_SOFTWARE_RESET_MASK, 1);  in imx8qxp_adc_reset()
128 	ctrl &= ~FIELD_PREP(IMX8QXP_ADC_CTRL_SOFTWARE_RESET_MASK, 1);  in imx8qxp_adc_reset()
132 	ctrl |= FIELD_PREP(IMX8QXP_ADC_CTRL_FIFO_RESET_MASK, 1);  in imx8qxp_adc_reset()
141 	adc_cfg = FIELD_PREP(IMX8QXP_ADC_CFG_PWREN_MASK, 1) |  in imx8qxp_adc_reg_config()
142 		  FIELD_PREP(IMX8QXP_ADC_CFG_PUDLY_MASK, 0x80)|  in imx8qxp_adc_reg_config()
143 		  FIELD_PREP(IMX8QXP_ADC_CFG_REFSEL_MASK, 0) |  in imx8qxp_adc_reg_config()
144 		  FIELD_PREP(IMX8QXP_ADC_CFG_PWRSEL_MASK, 3) |  in imx8qxp_adc_reg_config()
145 		  FIELD_PREP(IMX8QXP_ADC_CFG_TPRICTRL_MASK, 0);  in imx8qxp_adc_reg_config()
149 	adc_tctrl = FIELD_PREP(IMX8QXP_ADC_TCTRL_TCMD_MASK, 1) |  in imx8qxp_adc_reg_config()
150 		    FIELD_PREP(IMX8QXP_ADC_TCTRL_TDLY_MASK, 0) |  in imx8qxp_adc_reg_config()
151 		    FIELD_PREP(IMX8QXP_ADC_TCTRL_TPRI_MASK, IMX8QXP_ADC_TCTRL_TPRI_PRIORITY_HIGH) |  in imx8qxp_adc_reg_config()
152 		    FIELD_PREP(IMX8QXP_ADC_TCTRL_HTEN_MASK, IMX8QXP_ADC_TCTRL_HTEN_HW_TIRG_DIS);  in imx8qxp_adc_reg_config()
156 	adc_cmdl = FIELD_PREP(IMX8QXP_ADC_CMDL_CSCALE_MASK, IMX8QXP_ADC_CMDL_CHANNEL_SCALE_FULL) |  in imx8qxp_adc_reg_config()
157 		   FIELD_PREP(IMX8QXP_ADC_CMDL_MODE_MASK, IMX8QXP_ADC_CMDL_STANDARD_RESOLUTION) |  in imx8qxp_adc_reg_config()
158 		   FIELD_PREP(IMX8QXP_ADC_CMDL_DIFF_MASK, IMX8QXP_ADC_CMDL_MODE_SINGLE) |  in imx8qxp_adc_reg_config()
159 		   FIELD_PREP(IMX8QXP_ADC_CMDL_ABSEL_MASK, IMX8QXP_ADC_CMDL_SEL_A_A_B_CHANNEL) |  in imx8qxp_adc_reg_config()
160 		   FIELD_PREP(IMX8QXP_ADC_CMDL_ADCH_MASK, channel);  in imx8qxp_adc_reg_config()
163 	adc_cmdh = FIELD_PREP(IMX8QXP_ADC_CMDH_NEXT_MASK, 0) |  in imx8qxp_adc_reg_config()
164 		   FIELD_PREP(IMX8QXP_ADC_CMDH_LOOP_MASK, 0) |  in imx8qxp_adc_reg_config()
165 		   FIELD_PREP(IMX8QXP_ADC_CMDH_AVGS_MASK, 7) |  in imx8qxp_adc_reg_config()
166 		   FIELD_PREP(IMX8QXP_ADC_CMDH_STS_MASK, 0) |  in imx8qxp_adc_reg_config()
167 		   FIELD_PREP(IMX8QXP_ADC_CMDH_LWI_MASK, IMX8QXP_ADC_CMDH_LWI_INCREMENT_DIS) |  in imx8qxp_adc_reg_config()
168 		   FIELD_PREP(IMX8QXP_ADC_CMDH_CMPEN_MASK, IMX8QXP_ADC_CMDH_CMPEN_DIS);  in imx8qxp_adc_reg_config()
179 	fifo_ctrl |= FIELD_PREP(IMX8QXP_ADC_FCTRL_FWMARK_MASK, 0);  in imx8qxp_adc_fifo_config()
184 	interrupt_en |= FIELD_PREP(IMX8QXP_ADC_IE_FWMIE_MASK, 1);  in imx8qxp_adc_fifo_config()
193 	ctrl &= ~FIELD_PREP(IMX8QXP_ADC_CTRL_ADC_EN_MASK, 1);  in imx8qxp_adc_disable()
220 		ctrl |= FIELD_PREP(IMX8QXP_ADC_CTRL_ADC_EN_MASK, 1);  in imx8qxp_adc_read_raw()