Lines Matching refs:ltq_dma_w32_mask
54 #define ltq_dma_w32_mask(x, y, z) ltq_w32_mask(x, y, \ macro
67 ltq_dma_w32_mask(0, 1 << ch->nr, LTQ_DMA_IRNEN); in ltq_dma_enable_irq()
79 ltq_dma_w32_mask(1 << ch->nr, 0, LTQ_DMA_IRNEN); in ltq_dma_disable_irq()
103 ltq_dma_w32_mask(0, DMA_CHAN_ON, LTQ_DMA_CCTRL); in ltq_dma_open()
115 ltq_dma_w32_mask(DMA_CHAN_ON, 0, LTQ_DMA_CCTRL); in ltq_dma_close()
116 ltq_dma_w32_mask(1 << ch->nr, 0, LTQ_DMA_IRNEN); in ltq_dma_close()
135 ltq_dma_w32_mask(DMA_CHAN_ON, 0, LTQ_DMA_CCTRL); in ltq_dma_alloc()
137 ltq_dma_w32_mask(0, DMA_CHAN_RST, LTQ_DMA_CCTRL); in ltq_dma_alloc()
152 ltq_dma_w32_mask(0, 1 << ch->nr, LTQ_DMA_IRNEN); in ltq_dma_alloc_tx()
167 ltq_dma_w32_mask(0, 1 << ch->nr, LTQ_DMA_IRNEN); in ltq_dma_alloc_rx()
194 ltq_dma_w32_mask(0, (DMA_ETOP_ENDIANNESS | DMA_PDEN), in ltq_dma_init_port()
204 ltq_dma_w32_mask(0x0c, (DMA_PCTRL_8W_BURST << DMA_RX_BURST_SHIFT), in ltq_dma_init_port()
208 ltq_dma_w32_mask(0x0c, (DMA_PCTRL_4W_BURST << DMA_RX_BURST_SHIFT), in ltq_dma_init_port()
212 ltq_dma_w32_mask(0x0c, (DMA_PCTRL_2W_BURST << DMA_RX_BURST_SHIFT), in ltq_dma_init_port()
221 ltq_dma_w32_mask(0x30, (DMA_PCTRL_8W_BURST << DMA_TX_BURST_SHIFT), in ltq_dma_init_port()
225 ltq_dma_w32_mask(0x30, (DMA_PCTRL_4W_BURST << DMA_TX_BURST_SHIFT), in ltq_dma_init_port()
229 ltq_dma_w32_mask(0x30, (DMA_PCTRL_2W_BURST << DMA_TX_BURST_SHIFT), in ltq_dma_init_port()
257 ltq_dma_w32_mask(0, DMA_RESET, LTQ_DMA_CTRL); in ltq_dma_init()
271 ltq_dma_w32_mask(DMA_CHAN_ON, 0, LTQ_DMA_CCTRL); in ltq_dma_init()