Lines Matching refs:PPCEFS
1908 #define PPCEFS PPC_OPCODE_EFS macro
2072 { "efscfd", VX(4, 719), VX_MASK, PPCEFS, { RS, RB } },
2073 { "efdabs", VX(4, 740), VX_MASK, PPCEFS, { RS, RA } },
2074 { "efdnabs", VX(4, 741), VX_MASK, PPCEFS, { RS, RA } },
2075 { "efdneg", VX(4, 742), VX_MASK, PPCEFS, { RS, RA } },
2076 { "efdadd", VX(4, 736), VX_MASK, PPCEFS, { RS, RA, RB } },
2077 { "efdsub", VX(4, 737), VX_MASK, PPCEFS, { RS, RA, RB } },
2078 { "efdmul", VX(4, 744), VX_MASK, PPCEFS, { RS, RA, RB } },
2079 { "efddiv", VX(4, 745), VX_MASK, PPCEFS, { RS, RA, RB } },
2080 { "efdcmpgt", VX(4, 748), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2081 { "efdcmplt", VX(4, 749), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2082 { "efdcmpeq", VX(4, 750), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2083 { "efdtstgt", VX(4, 764), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2084 { "efdtstlt", VX(4, 765), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2085 { "efdtsteq", VX(4, 766), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2086 { "efdcfsi", VX(4, 753), VX_MASK, PPCEFS, { RS, RB } },
2087 { "efdcfsid", VX(4, 739), VX_MASK, PPCEFS, { RS, RB } },
2088 { "efdcfui", VX(4, 752), VX_MASK, PPCEFS, { RS, RB } },
2089 { "efdcfuid", VX(4, 738), VX_MASK, PPCEFS, { RS, RB } },
2090 { "efdcfsf", VX(4, 755), VX_MASK, PPCEFS, { RS, RB } },
2091 { "efdcfuf", VX(4, 754), VX_MASK, PPCEFS, { RS, RB } },
2092 { "efdctsi", VX(4, 757), VX_MASK, PPCEFS, { RS, RB } },
2093 { "efdctsidz",VX(4, 747), VX_MASK, PPCEFS, { RS, RB } },
2094 { "efdctsiz", VX(4, 762), VX_MASK, PPCEFS, { RS, RB } },
2095 { "efdctui", VX(4, 756), VX_MASK, PPCEFS, { RS, RB } },
2096 { "efdctuidz",VX(4, 746), VX_MASK, PPCEFS, { RS, RB } },
2097 { "efdctuiz", VX(4, 760), VX_MASK, PPCEFS, { RS, RB } },
2098 { "efdctsf", VX(4, 759), VX_MASK, PPCEFS, { RS, RB } },
2099 { "efdctuf", VX(4, 758), VX_MASK, PPCEFS, { RS, RB } },
2100 { "efdcfs", VX(4, 751), VX_MASK, PPCEFS, { RS, RB } },
2370 { "efsabs", VX(4, 708), VX_MASK, PPCEFS, { RS, RA } },
2371 { "efsnabs", VX(4, 709), VX_MASK, PPCEFS, { RS, RA } },
2372 { "efsneg", VX(4, 710), VX_MASK, PPCEFS, { RS, RA } },
2373 { "efsadd", VX(4, 704), VX_MASK, PPCEFS, { RS, RA, RB } },
2374 { "efssub", VX(4, 705), VX_MASK, PPCEFS, { RS, RA, RB } },
2375 { "efsmul", VX(4, 712), VX_MASK, PPCEFS, { RS, RA, RB } },
2376 { "efsdiv", VX(4, 713), VX_MASK, PPCEFS, { RS, RA, RB } },
2377 { "efscmpgt", VX(4, 716), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2378 { "efscmplt", VX(4, 717), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2379 { "efscmpeq", VX(4, 718), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2380 { "efststgt", VX(4, 732), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2381 { "efststlt", VX(4, 733), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2382 { "efststeq", VX(4, 734), VX_MASK, PPCEFS, { CRFD, RA, RB } },
2383 { "efscfui", VX(4, 720), VX_MASK, PPCEFS, { RS, RB } },
2384 { "efsctuiz", VX(4, 728), VX_MASK, PPCEFS, { RS, RB } },
2385 { "efscfsi", VX(4, 721), VX_MASK, PPCEFS, { RS, RB } },
2386 { "efscfuf", VX(4, 722), VX_MASK, PPCEFS, { RS, RB } },
2387 { "efscfsf", VX(4, 723), VX_MASK, PPCEFS, { RS, RB } },
2388 { "efsctui", VX(4, 724), VX_MASK, PPCEFS, { RS, RB } },
2389 { "efsctsi", VX(4, 725), VX_MASK, PPCEFS, { RS, RB } },
2390 { "efsctsiz", VX(4, 730), VX_MASK, PPCEFS, { RS, RB } },
2391 { "efsctuf", VX(4, 726), VX_MASK, PPCEFS, { RS, RB } },
2392 { "efsctsf", VX(4, 727), VX_MASK, PPCEFS, { RS, RB } },