Lines Matching refs:GPIO_REG

34 #define GPIO_REG(x)	(*(volatile u32 *)(GPIO_REGS_VIRT + (x)))  macro
37 #define GPLR0		GPIO_REG(BANK_OFF(0) + 0x00)
38 #define GPLR1		GPIO_REG(BANK_OFF(1) + 0x00)
39 #define GPLR2		GPIO_REG(BANK_OFF(2) + 0x00)
40 #define GPLR3		GPIO_REG(BANK_OFF(3) + 0x00)
43 #define GPDR0		GPIO_REG(BANK_OFF(0) + 0x0c)
44 #define GPDR1		GPIO_REG(BANK_OFF(1) + 0x0c)
45 #define GPDR2		GPIO_REG(BANK_OFF(2) + 0x0c)
46 #define GPDR3		GPIO_REG(BANK_OFF(3) + 0x0c)
49 #define GPSR0		GPIO_REG(BANK_OFF(0) + 0x18)
50 #define GPSR1		GPIO_REG(BANK_OFF(1) + 0x18)
51 #define GPSR2		GPIO_REG(BANK_OFF(2) + 0x18)
52 #define GPSR3		GPIO_REG(BANK_OFF(3) + 0x18)
55 #define GPCR0		GPIO_REG(BANK_OFF(0) + 0x24)
56 #define GPCR1		GPIO_REG(BANK_OFF(1) + 0x24)
57 #define GPCR2		GPIO_REG(BANK_OFF(2) + 0x24)
58 #define GPCR3		GPIO_REG(BANK_OFF(3) + 0x24)
61 #define GRER0		GPIO_REG(BANK_OFF(0) + 0x30)
62 #define GRER1		GPIO_REG(BANK_OFF(1) + 0x30)
63 #define GRER2		GPIO_REG(BANK_OFF(2) + 0x30)
64 #define GRER3		GPIO_REG(BANK_OFF(3) + 0x30)
67 #define GFER0		GPIO_REG(BANK_OFF(0) + 0x3c)
68 #define GFER1		GPIO_REG(BANK_OFF(1) + 0x3c)
69 #define GFER2		GPIO_REG(BANK_OFF(2) + 0x3c)
70 #define GFER3		GPIO_REG(BANK_OFF(3) + 0x3c)
73 #define GEDR0		GPIO_REG(BANK_OFF(0) + 0x48)
74 #define GEDR1		GPIO_REG(BANK_OFF(1) + 0x48)
75 #define GEDR2		GPIO_REG(BANK_OFF(2) + 0x48)
76 #define GEDR3		GPIO_REG(BANK_OFF(3) + 0x48)
79 #define GAFR0_L		GPIO_REG(0x0054)
80 #define GAFR0_U		GPIO_REG(0x0058)
81 #define GAFR1_L		GPIO_REG(0x005C)
82 #define GAFR1_U		GPIO_REG(0x0060)
83 #define GAFR2_L		GPIO_REG(0x0064)
84 #define GAFR2_U		GPIO_REG(0x0068)
85 #define GAFR3_L		GPIO_REG(0x006C)
86 #define GAFR3_U		GPIO_REG(0x0070)
92 #define GPLR(x)		GPIO_REG(BANK_OFF((x) >> 5) + 0x00)
93 #define GPDR(x)		GPIO_REG(BANK_OFF((x) >> 5) + 0x0c)
94 #define GPSR(x)		GPIO_REG(BANK_OFF((x) >> 5) + 0x18)
95 #define GPCR(x)		GPIO_REG(BANK_OFF((x) >> 5) + 0x24)
96 #define GRER(x)		GPIO_REG(BANK_OFF((x) >> 5) + 0x30)
97 #define GFER(x)		GPIO_REG(BANK_OFF((x) >> 5) + 0x3c)
98 #define GEDR(x)		GPIO_REG(BANK_OFF((x) >> 5) + 0x48)
99 #define GAFR(x)		GPIO_REG(0x54 + (((x) & 0x70) >> 2))