Lines Matching refs:aty_st_pll
524 #define aty_st_pll(pll_index, val) _aty_st_pll(pll_index, val, info) macro
576 aty_st_pll(PPLL_REF_DIV, in aty_pll_writeupdate()
678 aty_st_pll(MCLK_CNTL, mclk_cntl | 0x00030000); in aty128_reset_engine()
686 aty_st_pll(MCLK_CNTL, mclk_cntl); in aty128_reset_engine()
803 aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~(0x00030000)); in aty128_set_crtc()
1112 aty_st_pll(PPLL_CNTL, in aty128_set_pll()
1117 aty_st_pll(PPLL_REF_DIV, info->constants.ref_divider & 0x3ff); in aty128_set_pll()
1128 aty_st_pll(PPLL_DIV_3, div3); in aty128_set_pll()
1132 aty_st_pll(HTOTAL_CNTL, 0); /* no horiz crtc adjustment */ in aty128_set_pll()
1136 aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~PPLL_RESET); in aty128_set_pll()
1142 aty_st_pll(VCLK_ECP_CNTL, aty_ld_pll(VCLK_ECP_CNTL) | 0xc0); in aty128_set_pll()
1147 aty_st_pll(XCLK_CNTL, aty_ld_pll(XCLK_CNTL) | 0x00330000); in aty128_set_pll()
1150 aty_st_pll(MCLK_CNTL, aty_ld_pll(MCLK_CNTL) | 0x00000700); in aty128_set_pll()
2266 aty_st_pll(X_MPLL_REF_FB_DIV, 0x004c4c1e); in aty128_timings()
2269 aty_st_pll(PPLL_REF_DIV, info->constants.ref_divider); in aty128_timings()
2873 aty_st_pll(POWER_MANAGEMENT, pmgt); in aty128_set_suspend()