Lines Matching refs:XSPR

1163 #define XSPR(op, xop, spr) \  macro
2287 { "mfmq",    XSPR(31,339,0), XSPR_MASK,	POWER|M601,	{ RT } },
2288 { "mfxer",   XSPR(31,339,1), XSPR_MASK,	PPC|POWER,	{ RT } },
2289 { "mfrtcu",  XSPR(31,339,4), XSPR_MASK, PPC|POWER,	{ RT } },
2290 { "mfrtcl",  XSPR(31,339,5), XSPR_MASK, PPC|POWER,	{ RT } },
2291 { "mfdec",   XSPR(31,339,6), XSPR_MASK, POWER|M601,	{ RT } },
2292 { "mflr",    XSPR(31,339,8), XSPR_MASK,	PPC|POWER,	{ RT } },
2293 { "mfctr",   XSPR(31,339,9), XSPR_MASK,	PPC|POWER,	{ RT } },
2294 { "mftid",   XSPR(31,339,17), XSPR_MASK, POWER,		{ RT } },
2295 { "mfdsisr", XSPR(31,339,18), XSPR_MASK, PPC|POWER,	{ RT } },
2296 { "mfdar",   XSPR(31,339,19), XSPR_MASK, PPC|POWER,	{ RT } },
2297 { "mfdec",   XSPR(31,339,22), XSPR_MASK, PPC,		{ RT } },
2298 { "mfsdr0",  XSPR(31,339,24), XSPR_MASK, POWER,		{ RT } },
2299 { "mfsdr1",  XSPR(31,339,25), XSPR_MASK, PPC|POWER,	{ RT } },
2300 { "mfsrr0",  XSPR(31,339,26), XSPR_MASK, PPC|POWER,	{ RT } },
2301 { "mfsrr1",  XSPR(31,339,27), XSPR_MASK, PPC|POWER,	{ RT } },
2302 { "mfsprg",  XSPR(31,339,272), XSPRG_MASK, PPC,		{ RT, SPRG } },
2303 { "mfasr",   XSPR(31,339,280), XSPR_MASK, PPC|B64,	{ RT } },
2304 { "mfear",   XSPR(31,339,282), XSPR_MASK, PPC,		{ RT } },
2305 { "mfpvr",   XSPR(31,339,287), XSPR_MASK, PPC,		{ RT } },
2306 { "mfibatu", XSPR(31,339,528), XSPRBAT_MASK, PPC,	{ RT, SPRBAT } },
2307 { "mfibatl", XSPR(31,339,529), XSPRBAT_MASK, PPC,	{ RT, SPRBAT } },
2308 { "mfdbatu", XSPR(31,339,536), XSPRBAT_MASK, PPC,	{ RT, SPRBAT } },
2309 { "mfdbatl", XSPR(31,339,537), XSPRBAT_MASK, PPC,	{ RT, SPRBAT } },
2330 { "mftbu",   XSPR(31,371,269), XSPR_MASK, PPC,		{ RT } },
2376 { "mtmq",    XSPR(31,467,0), XSPR_MASK,	POWER|M601,	{ RS } },
2377 { "mtxer",   XSPR(31,467,1), XSPR_MASK,	PPC|POWER,	{ RS } },
2378 { "mtlr",    XSPR(31,467,8), XSPR_MASK,	PPC|POWER,	{ RS } },
2379 { "mtctr",   XSPR(31,467,9), XSPR_MASK,	PPC|POWER,	{ RS } },
2380 { "mttid",   XSPR(31,467,17), XSPR_MASK, POWER,		{ RS } },
2381 { "mtdsisr", XSPR(31,467,18), XSPR_MASK, PPC|POWER,	{ RS } },
2382 { "mtdar",   XSPR(31,467,19), XSPR_MASK, PPC|POWER,	{ RS } },
2383 { "mtrtcu",  XSPR(31,467,20), XSPR_MASK, PPC|POWER,	{ RS } },
2384 { "mtrtcl",  XSPR(31,467,21), XSPR_MASK, PPC|POWER,	{ RS } },
2385 { "mtdec",   XSPR(31,467,22), XSPR_MASK, PPC|POWER,	{ RS } },
2386 { "mtsdr0",  XSPR(31,467,24), XSPR_MASK, POWER,		{ RS } },
2387 { "mtsdr1",  XSPR(31,467,25), XSPR_MASK, PPC|POWER,	{ RS } },
2388 { "mtsrr0",  XSPR(31,467,26), XSPR_MASK, PPC|POWER,	{ RS } },
2389 { "mtsrr1",  XSPR(31,467,27), XSPR_MASK, PPC|POWER,	{ RS } },
2390 { "mtsprg",  XSPR(31,467,272), XSPRG_MASK, PPC,		{ SPRG, RS } },
2391 { "mtasr",   XSPR(31,467,280), XSPR_MASK, PPC|B64,	{ RS } },
2392 { "mtear",   XSPR(31,467,282), XSPR_MASK, PPC,		{ RS } },
2393 { "mttbl",   XSPR(31,467,284), XSPR_MASK, PPC,		{ RS } },
2394 { "mttbu",   XSPR(31,467,285), XSPR_MASK, PPC,		{ RS } },
2395 { "mtibatu", XSPR(31,467,528), XSPRBAT_MASK, PPC,	{ SPRBAT, RS } },
2396 { "mtibatl", XSPR(31,467,529), XSPRBAT_MASK, PPC,	{ SPRBAT, RS } },
2397 { "mtdbatu", XSPR(31,467,536), XSPRBAT_MASK, PPC,	{ SPRBAT, RS } },
2398 { "mtdbatl", XSPR(31,467,537), XSPRBAT_MASK, PPC,	{ SPRBAT, RS } },